以技術(shù)為核，以專業(yè)為魂，共探芯片驗證前沿浪潮。5月13日，DVCon China 2026 上海站在淳大萬麗酒店圓滿收官。
本屆大會全程議程高密度、內(nèi)容含金量十足，匯聚行業(yè)頂尖力量共探IC產(chǎn)業(yè)前沿風(fēng)向。大會開幕高光時刻，大會主席路桑重磅亮相開場儀式，他以專業(yè)視角為本次大會正式啟幕，奠定整場盛會高規(guī)格、高深度的行業(yè)基調(diào)。
致辭分享中，路桑立足全球半導(dǎo)體產(chǎn)業(yè)全局視野，錨定國內(nèi)AI算力、車規(guī)電子、先進(jìn)封裝、Chiplet、國產(chǎn)芯片自主替代等關(guān)鍵核心賽道，深度解構(gòu)芯片設(shè)計驗證在全流程研發(fā)鏈路里的戰(zhàn)略定位與核心作用。同時立足行業(yè)前沿，系統(tǒng)梳理RTL驗證、系統(tǒng)級驗證、形式化驗證、車規(guī)功能安全、AI芯片驗證、Chiplet互連驗證等主流技術(shù)演進(jìn)方向，精準(zhǔn)拆解UVM方法學(xué)落地、AI與EDA工具融合創(chuàng)新、驗證流程優(yōu)化升級等行業(yè)焦點議題，層層剖析、直擊行業(yè)痛點與發(fā)展趨勢。
面向產(chǎn)業(yè)發(fā)展現(xiàn)狀，路桑精準(zhǔn)研判行業(yè)大勢：當(dāng)前國內(nèi)CPU、GPU、人工智能、汽車電子等核心領(lǐng)域芯片研發(fā)迎來爆發(fā)式增長，本土企業(yè)快速崛起突圍，不僅加速核心技術(shù)自主迭代，更持續(xù)拉高我國半導(dǎo)體產(chǎn)業(yè)整體競爭實力，行業(yè)發(fā)展前景可期。
整場分享兼具格局高度、產(chǎn)業(yè)洞察與落地價值，既為國內(nèi)芯片驗證人才培育、產(chǎn)業(yè)高質(zhì)量升級注入核心動能，也圍繞AI時代驗證技術(shù)商業(yè)化落地、IC工程師職業(yè)成長路徑、行業(yè)生態(tài)共建共享輸出獨到見解，為廣大一線從業(yè)者厘清技術(shù)方向、明晰成長路徑，帶來極具前瞻性與實操參考價值的專業(yè)指引，也充分彰顯本次大會深耕產(chǎn)業(yè)、賦能行業(yè)的專業(yè)內(nèi)核與行業(yè)影響力。
主會場技術(shù)論文分享環(huán)節(jié)，一眾技術(shù)專家聚焦AI大模型賦能驗證、Chiplet多芯片互連驗證、RISC-V處理器驗證、車規(guī)SoC功能安全、形式化驗證、UVM高級方法學(xué)等硬核方向，帶來多場高質(zhì)量技術(shù)分享，聚焦真實工程痛點，分享創(chuàng)新解決方案，為參會者帶來極具參考價值的技術(shù)干貨。
下午，多場專題Workshop并行開展，覆蓋EDA與AI驗證、先進(jìn)芯片驗證技術(shù)、大規(guī)模分布式仿真、低功耗驗證、軟硬件協(xié)同驗證等細(xì)分領(lǐng)域，從理論到實踐，從工具到方法，深入拆解行業(yè)技術(shù)難點，交流實戰(zhàn)落地經(jīng)驗，充分彰顯了DVCon China極致專業(yè)、深耕技術(shù)、聚焦實戰(zhàn)的會議內(nèi)核。
Best paper
Paper Session 3- SVA Generation Multi-Agent System: An Intelligent Framework for Automated System Verilog Assertions Generation in Hardware Verification
作者：王凱龍（高通）
隨著芯片設(shè)計復(fù)雜度持續(xù)提升，傳統(tǒng)人工編寫SVA斷言效率低、易出錯，已成為硬件驗證的主要瓶頸。本論文提出基于多智能體的SVA自動化生成智能框架，通過多智能體協(xié)同機(jī)制，實現(xiàn)硬件驗證中斷言的智能生成，有效降低人工介入成本、提升驗證完備性與開發(fā)效率，為復(fù)雜SoC、大規(guī)模IC驗證提供智能化、可落地的EDA解決方案，助力驗證流程全面自動化。
Best Poster
基于Python與Verdi NPI的系統(tǒng)級后仿加速方法
作者：桑玉明（深圳市中興微電子技術(shù)有限公司）
超大規(guī)模ASIC門級后仿（GLS）面臨高內(nèi)存消耗與長驗證周期瓶頸，傳統(tǒng)人工網(wǎng)表剪裁方式易破壞DFT語義且難復(fù)現(xiàn)。本文提出一種自動化網(wǎng)表剪裁框架，將基于Aho-Corasick的Python文本處理與Verdi NPI接口深度結(jié)合，通過組合剪裁策略、DFT白名單與邊界Tie-off機(jī)制，將GLS內(nèi)存由500-600GB降至15?18 GB，編譯提速13.8×，BOOT驗證周期由30天縮短至10天，流程完全自動化、結(jié)果可復(fù)現(xiàn)。
本次DVCon China 2026上海站的成功舉辦，不僅是一場技術(shù)盛宴，更是國內(nèi)芯片驗證行業(yè)交流互通、攜手共進(jìn)的重要契機(jī)。未來，路科芯院將繼續(xù)與DVCon保持深度合作，與行業(yè)同仁共赴智能芯片新時代。
