Intel 18A-P揭秘：臺積電N2迎來勁敵！

當地時間6月16日，在2026年VLSI（超大規模集成電路）國際研討會上，英特爾代工（Intel Foundry）正式披露了其18A制程家族首個性能增強版本——Intel 18A-P的詳細技術細節。目前該節點已進入風險試產階段，標志著英特爾在尖端制程領域又邁出了關鍵一步。

上周五，芯智訊受邀參加了英特爾代工制程技術的媒體預溝通會。會上，英特爾代工副總裁Chris Auth對最新公布的Intel 18A-P進行了深度技術解析，并回答了部分外界關心的問題。

一、性能提升9%，功耗降低18%

根據英特爾公布的數據顯示，得益于晶體管、互連和設計技術的協同優化，相較于基礎版Intel 18A，升級版的18A-P在相同功耗下性能可提升9%，或在相同性能下功耗降低18%，同時具備增強的熱特性，在芯片設計上也更靈活。

Intel 18A-P這一性能/能效提升幅度被業界認為“遠大于臺積電典型的2nm家族的二代、三代工藝改進”，其綜合性能表現已接近規劃中的下一代的Intel 14A節點，同時完整保留了18A的晶體管密度優勢，成為兩代制程間的關鍵技術橋梁。

在Intel 18A上，英特爾已經帶來了多種晶體管單元高度選擇，分別是：180高性能單元庫中W2和W2，以及160單元庫中的W1、W2和W3，接觸柵極間距（Contacted Poly Pitch）為50nm。

而在18A-P中，英特爾又引入了幾個新選項：

W1（180或160單元庫）： 極窄擴散區，面向低功耗應用（速度/頻率要求不高），提供晶體管翻轉時的最低功耗。

W1.5（180單元庫）： 提供額外靈活性。

W3P（180或160單元庫）： 雙觸點——高性能觸點，可提供極高的性能。

需要指出的是，Intel 18A-P帶來的全新的W3P單元庫背后正是英特爾Power Boost能效增強技術，這是一項創新的雙接觸、低電阻晶體管方案，可在不增加電容的情況下提升驅動電流，并實現更高的運行頻率。

下面這張圖的左邊展示了環形振蕩器（ring oscillator）頻率與電容之間的關系，電容能反映了晶體管的大小。其中，灰色區域是基于18A制程工藝的W2/W3晶體管。最底下的綠色區域18A-P制程工藝下的W1晶體管，可以看到其功耗最低；而18A-P的主要性能提升則來自W2/W3晶體管上遷移率（mobility）的提高。在此基礎上，藍色區域的雙觸點W3P晶體管在恒定電容下提供了更高的性能。

上圖中最右側區域展示的是18A的RibbonFET晶體管物理結構圖：該晶體管是一個帶狀FET，有4個溝道，所有溝道都匯入源極區。在18A上，所有電流都必須通過正面觸點匯聚，這就會形成瓶頸。但在18A-P上（如上圖中間區域所示），英特爾利用PowerVia背面供電互連增加了直接的背面觸點，使得電流現在可以選擇另一條路徑，從而提升了性能。

英特爾指出，與18A相比，18A-P這個W3P晶體管面積不變——實際上是通過添加直接背面觸點實現了一個“無需額外面積”的晶體管，因為該面積原本就已分配給正面觸點。

總的來說，相比之前的18A，新的18A-P將使得設計師可以從低功耗到高性能之間擁有更多的選擇。

那么對于設計師來說，如何在W3P和W3之間進行選擇？

英特爾代工副總裁Chris Auth告訴芯智訊，W3P與W3尺寸相同——沒有面積代價。W3P提供更低的電阻和更高的性能，但也帶來更高的電容和電流。在關鍵路徑上（需要最大程度執行指令）使用W3P，接受額外的功耗和電容。在其他地方使用新的W1晶體管來節省功耗。兩種選擇都沒有面積代價。

3、新的Vt對

Intel 18A-P還新增了第五組邏輯閾值電壓（Vt）配對，在超低閾值電壓（ULVT）與低閾值電壓（LVT）間提供了新選項，為芯片設計人員提供平衡速度與功耗的額外選擇，賦予設計人員更精細的功耗性能調優能力。

簡單來說，晶體管的導通電壓低，就容易實現更高的速度，但是漏電也會增大。反過來，如果導通電壓高，漏電就會減少。因此，增加新的超低閾值電壓設計和低泄漏器件對，就可以幫助設計師更好地做好平衡，提供更大的設計靈活性。

4、熱特性與互連改善

二、“30%偏移角收緊”：良率與一致性大幅提升

在此次披露中，最令業界關注的是18A-P在制造一致性上的突破。英特爾成功將工藝偏移角（Skew Corners）收窄了30%。

在先進制程中，晶體管性能的離散分布是制約良率和高頻性能的核心瓶頸。偏移角的顯著縮小，意味著同一晶圓上不同位置的晶體管性能更加一致。

對于芯片設計企業而言，這能減少為應對工藝波動而設置的“保護帶”（Guard-banding），從而更充分地挖掘芯片性能潛力；對于制造端，則直接轉化為更高的參數良率、更低的成本以及更穩定的量產能力。

Chris Auth指出，偏移角收窄30%，意味著已將我們的工藝波動控制力提升至行業主流水準。換言之，就整體工藝變異（Variation）而言，這標志著該節點已達到成熟制程的標準，可以為客戶創造更大的附加價值。

三、18A-P已風險試產

雖然18A制程才量產不到半年，但是18A-P的進展卻非常迅速，目前已經開始了風險試產（risk production）。

“風險試產”是一個行業術語，反應了英特爾對18A-P工藝有足夠的信心，于是先行啟動了生產，并預期基于該制程技術生產芯片（die）最終能夠賣出。

“我們尚未完成全部認證（qualification），但已經看到了足夠的數據，讓我們高度確信，在完成認證流程后，這些產品將能夠出貨并交付給客戶。所以這是一個非常關鍵的里程碑，表明工藝狀態非常良好，我們有信心四季度開始量產爬坡。”Chris Auth說道。

四、關于先進封裝

隨著摩爾定律的放緩，先進封裝技術已經成為當前高性能計算和AI芯片繼續提升性能所必須依賴的關鍵技術。而在英特爾在尖端制程技術領域開始追平臺積電的同時，英特爾的先進封裝技術也幾乎是與臺積電并駕齊驅。

例如英特爾當前的EMIB/EMIB-T就被認為是臺積電CoWoS的有力競爭者。特別是在臺積電尖端制程與CoWoS產能不足的背景下，英特爾尖端制程與先進封裝技術夜獲得了更多大客戶的關注。

此前業內已有傳聞稱，蘋果、高通等芯片大廠正考慮將英特爾方案作為備選。英偉達CEO黃仁勛也曾公開對英特爾的Foveros 3D封裝技術表示贊賞。近期還有傳聞稱，谷歌其下一代TPU芯片有意導入英特爾EMIB封裝；Meta計劃在2028年的CPU中導入EMIB封裝；存儲芯片大廠SK海力士也正在評估英特爾的EMIB先進封裝技術，希望將其融入到HBM4的生產流程中，為客戶提供更多選擇。

在Chris Auth看來，英特爾在先進封裝市場存在巨大的機會，例如EMIB和EMIB-T可以與Foveros一起使用。就3D IC而言，這也是英特爾正在積極推進的領域，在不久的將來就能看到相關3D IC推出。

五、面向未來的技術儲備

除Intel 18A-P外，英特爾代工還在VLSI上還披露了多項面向未來的技術研發進展。

1、CFET（互補場效應晶體管）：英特爾展示了單片式CFET反相器，其NMOS與PMOS器件垂直堆疊，柵極間距為45nm。通過垂直器件架構，英特爾為在GAA晶體管之后繼續推進邏輯微縮開辟了新路徑。

目前業界的共識是，CFET 將會被用于未來更為尖端的埃米級制程工藝。根據此前imec公布的技術路線圖顯示，憑借CFET晶體管技術，2032年將有望進化到5埃米（0.5nm），2036年將有望實現2埃米（0.2nm）。

相關文章《進入埃米級制程工藝，為什么需要CFET？》

2、氮化鎵（GaN）與硅集成

英特爾展示了300mm晶圓上的單片集成技術，將氮化鎵功率器件與硅基邏輯（包括一個約1,000個邏輯門的數字控制模塊）集成在一起，使得高效、大規模的數字控制能夠與高性能功率器件在同一工藝下協同工作，并降低系統復雜性。

3、減成法釕互連

隨著繼續縮小互連，銅互連將逼近物理極限，而替代銅的選項之一正是釕（ruthenium）。英特爾展示了采用空氣間隙集成的減成法釕互連技術，與銅互連相比，電容降低高達約35%，且頻率提升顯著，這也為隨著互連尺寸持續縮小而改善電阻電容指標提供了一條可行路徑。

小結：

通過對于英特爾Intel 18A-P的完整介紹，我們可以看到，在制程技術進入埃米級競賽的當下，18A-P通過晶體管、互連與設計技術的系統級協同優化，依然能挖掘出可觀的性能和功耗紅利。18A-P也并非一次簡單的“半代升級”，而是一次對18A節點潛力的深度釋放，特別是在保持設計規則完全兼容的前提下實現這些進步，這大大降低了客戶的遷移成本與風險。同時，隨著風險試產的啟動，英特爾也正在用行動回應市場對其“按時交付”能力的關切。

正如前面所說，在人工智能熱潮之下，晶圓代工巨頭臺積電的尖端制程與CoWoS先進封裝產能持續緊缺，這也為英特爾代工業務的拓展提供了更大的市場機遇。而英特爾要想成功抓住這一機遇，不僅需要提供符合、甚至是超越客戶預期的性能與功耗和良率，還需要有足夠的產能，以及按時按質交付。

對于正在積極爭取外部大客戶的英特爾代工業務而言，擁有出色性能和功耗表現的18A-P成功進入風險試產，無疑是向英特爾代工的客戶和合作伙伴釋放了一個積極地信號。但正如其掌舵者Naga Chandrasekaran所言——“這是一段持續推進的旅程，前方仍有更多工作要做。”

作者：芯智訊-浪客劍