導語
電子器件工程聯合會（JEDEC）終于正式發布了下一代主流存儲器（DDR5 SDRAM）的最終規范。自 90 年代末以來，雙倍數據速率（DDR）存儲器技術已經歷了多次迭代，并且推動了 PC、服務器等生態的快速發展。而最新的 DDR5 規范不僅再次擴展了 DDR 內存的功能，且速率也較上一代 DDR4 輕松翻倍。預計基于新標準的硬件，將于 2021 年陸續在服務器和 PC 客戶端等設備上得到采用。
據悉，JEDEC 最初于 2018 年提出了 DDR5 的內存規范。雖然今日發布的正式版本來得有些晚，但并沒有降低新一代存儲器標準的重要性。
與往年的歷次迭代一樣，DDR5 再次將重點放在了 DRAM 存儲的密度和速率上。JEDEC 將兩者都提升了一倍，最大內存速率也設置到了 6.4Gbps 起步、單條 LRDIMM 容量有望達到 2TB 。
為了實現這一目標，業內一直在努力改進生態支持，比如讓 DIMM 上的電壓調節器和芯片級 ECC 校驗做到更加精細。
與 DDR4 內存相比，DDR5 最直觀的變化，依然體現在容量和密度上。經歷了數年的設計研發，DDR5 標準已支持單顆 64Gbit 的 DRAM 存儲芯片，是 DDR4 最大允許容量（16Gbit）的四倍。
結合管芯堆疊工藝，還可將多達 8 組管芯塞入單個芯片，那樣 40 個單元的 LRDIMM 即可達成 2TB 的有效存儲容量。至于不那么起眼的無緩沖 DIMM，典型雙面配置亦可達成 128GB 的單條內存容量。
需要指出的是，相對于頻率和帶寬的提升，制造密度的提升要相對慢一些，但標準依然具有相。
當深遠的前瞻性。對于內存制造商來說，今年已可使用 8Gbit 和 16Gbit 的芯片來制造 DDR5 內存。
從 DDR3 到 DDR4 的過渡，JEEDC 已讓內存帶寬從 1.6Gbps 提升到 3.2Gbps 。但是即將上市的 DDR5 產品，再次輕松地超越了 50%（至 4.8Gbps），未來更是有望達成 6.4Gbps 。
內存制造商之一的 SK 海力士預計，十年后可達成 DDR5-8400 。為實現這一目標，顯然需要對 DIMM 的底層（比如內存總線）和配套的邏輯器件加以大量的改進。
與我們在 LPDDR4 和 GDDR6 等標準中看到的情況類似，單個 DIMM 可被分解為兩個通道。因為 DDR5 不會為每個 DIMM 提供一個 64-bit 數據通道，而是為兩個獨立的 32-bit 數據通道（ECC 則是 40-bit）。
與此同時，每個通道的突發長度從 8 字節（BL8）翻倍到了 16 字節（BL16），意味著每個通道可在每次操作時交付 64 字節，從而讓有效帶寬較 DDR4 時代增加了一倍。
對于標準的 PC 臺式機平臺而言，DDR5 系統可用 4 × 32-bit 的配置，來代替 DDR4 系統上的 2 × 64-bit 設置。內存條仍將成對安裝，而不是回到 32-bit 的 SIMM 時代（但現在的最低配置是 DDR5 較小通道中的兩個）。
這種結構上的變化，還在其它地方引發了一些連鎖反應。比如 DDR5 引入了更高細粒度的存儲器刷新功能，允許在使用某些存儲器的同時刷新其它存儲器，從而實現更快的刷新（給電容器充電）。
存儲器的最大 Bank 數量也從 4 組翻倍到了 8 組，有助于順序內存訪問帶來的性能損失。
以下部分為：siwave系列課程 ddr信號完整性仿真的部門課件內容
聲明：
