這篇報告完整原文歡迎加入知識星球獲取！讓芯科技圈成為您身邊的半導體和AI專家知識庫！
傳統單層 CBA 架構僅能堆疊單組存儲陣列，當字線 WL 層數持續拉高至 400 層以上時，會出現單元電流大幅衰減、晶圓馬鞍形翹曲急劇惡化、存儲塊尺寸持續膨脹三大致命缺陷，完全無法支撐千層級 3D 閃存迭代。
本次 MSA-CBA 創新架構采用正向 F2F、背向 B2F 兩種銅直接鍵合交替堆疊模式，可在 CMOS 基底晶圓上逐層貼合多片獨立存儲陣列晶圓，每片陣列僅承載 218 根 WL，單原型樣片實現兩組 17 層陣列堆疊，規模化方案可疊加 3 層及以上陣列晶圓，將單片總 WL 規模拓展至 1000 根以上；架構采用獨立位線 BL 分區設計，每層陣列擁有專屬位線通路，支持多層陣列同時擦寫編程，大幅縮小存儲區塊面積，共用字線開關晶體管并優化階梯接觸區布局，芯片整體面積顯著縮減。
整套多層堆疊的核心制造瓶頸來自剝離 SL 層后產生微米級臺階，會破壞后續 B2F 鍵合界面平整度，報告配套全新二氧化硅填充 + 差異化化學機械平坦化工藝消除臺階落差，同時自研晶圓對準校正技術，可補償翹曲晶圓偏移誤差，500 節點菊花鏈測試證明 F2F 與 B2F 銅鍵合單鏈路電阻分布高度一致，互連均勻性達標量產標準；SEM 切片顯示兩片 218WL 陣列晶圓完成高精度鍵合，層間對準偏差可控。
器件可靠性層面，原型 MSA-CBA 樣品搭載 QLC 四階存儲單元，第一層、第二層陣列閾值電壓 Vth 分布高度重合，合并陣列的閾值裕量無明顯衰減，高溫數據留存 HTDR、高溫讀干擾 HTRD 加速測試后，兩層陣列 Vth 預算均未出現劣化，證明多層堆疊結構不會損傷電荷俘獲單元存儲穩定性，是全球首次實現多層堆疊 QLC 穩定工作驗證。
整套方案完整解決傳統 CBA 電流、翹曲、區塊三大縮放死穴，銅晶圓鍵合、平坦化、對準校正三大工藝具備量產落地條件，為 AI 大容量、高帶寬存儲提供千層 3D NAND 可行技術路徑。
鎧俠和閃迪在VLSI聯合發布的重磅成果，揭開了單層 CBA 3D NAND 堆疊物理極限，創新性推出多層陣列堆疊 MSA-CBA 架構，搭配 F2F/B2F 雙模晶圓銅直接鍵合、臺階平坦化、翹曲對準校正成套量產工藝。
依托 218WL 陣列晶圓堆疊原型、QLC 全維度可靠性測試量化數據，證實該架構可穩定支撐 1000 根以上字線超高密度閃存，同步解決單元電流衰減、晶圓翹曲、存儲塊過大三大行業核心痛點，完整披露器件結構、制程流程、電學可靠性全套工程驗證結果，是定義下一代大容量 3D NAND 主流技術路線。
免責聲明：內容基于網絡公開報告，僅供學習交流。版權歸原機構所有，侵權請聯系刪除。
半導體基礎從入門到精通寶典-寶藏級（滿滿干貨 建議收藏）
