先進(jìn)的人工智能(AI)系統(tǒng)正迫使半導(dǎo)體產(chǎn)業(yè)重新思考硅芯片、封裝、電路板、供電、內(nèi)存、散熱與制造之間的邊界。過(guò)去幾年來(lái)，主流討論集中在先進(jìn)封裝能力、高帶寬內(nèi)存(HBM)集成、大尺寸中介層(interposer)、有機(jī)基板限制、玻璃基板，以及2.5D與3D集成的擴(kuò)展極限。
這些討論依然成立，但更深層的系統(tǒng)問(wèn)題正在浮現(xiàn)：如果封裝基板不再是系統(tǒng)集成層級(jí)的中心，那又會(huì)發(fā)生什么事？這個(gè)問(wèn)題在比較三種架構(gòu)方向時(shí)尤其重要：
CoWoS (芯片-晶圓-基板集成封裝；Chip-on-Wafer-on-Substrate)型2.5D集成
晶圓級(jí)集成(Wafer-scale integration)
CoWoP (芯片-晶圓-平臺(tái)PCB集成；Chip-on-Wafer-on-Platform PCB)封裝概念
每一種方法都在試圖解決同一個(gè)產(chǎn)業(yè)問(wèn)題：如何在突破傳統(tǒng)封裝堆棧物理限制的情況下，擴(kuò)展AI計(jì)算密度、內(nèi)存帶寬、瞬態(tài)供電、散熱控制，以及多裸片集成能力。然而，每一種架構(gòu)只是將瓶頸轉(zhuǎn)移到不同位置。
CoWoS使先進(jìn)封裝成為AI與高性能計(jì)算(HPC)擴(kuò)展的核心。接著，晶圓級(jí)集成將硅集成推向極限。最后，CoWoP可能形成一種新的中間架構(gòu)，使平臺(tái)PCB成為可控實(shí)現(xiàn)路徑的一部分。
因此，這不僅是一種封裝現(xiàn)象，更關(guān)乎系統(tǒng)實(shí)現(xiàn)問(wèn)題。
系統(tǒng)集成中心正在轉(zhuǎn)移：從封裝基板到晶圓尺度，再到平臺(tái)PCB？(來(lái)源：edn.com)
CoWoS：一種經(jīng)驗(yàn)證的先進(jìn)封裝路徑
CoWoS已成為AI加速器與HPC芯片中最重要的先進(jìn)封裝架構(gòu)之一。它通過(guò)中介層將邏輯芯片、HBM堆棧與高密度互連集成，并連接至封裝基板與電路板。
CoWoS的優(yōu)勢(shì)顯而易見(jiàn)：它提供高密度的芯片對(duì)芯片與芯片對(duì)HBM的連接能力，支持大型AI/HPC模塊，并已成為高帶寬系統(tǒng)中經(jīng)過(guò)量產(chǎn)驗(yàn)證的集成路徑。然而，CoWoS同時(shí)也暴露出現(xiàn)代封裝技術(shù)的限制。其復(fù)雜的實(shí)現(xiàn)路徑如下：
Die/HBM → 中介層 → 封裝基板 → PCB → 電壓調(diào)節(jié)模塊(VRM) / 系統(tǒng)
封裝基板必須支持扇出走線(escape routing)、電源分配網(wǎng)絡(luò)(PDN)、熱膨脹系數(shù)(CTE)過(guò)渡、機(jī)械穩(wěn)定性、制造良率、解耦策略、信號(hào)完整性(SI)/電源完整性(PI)控制、翹曲管理，以及電路板連接可靠性。隨著封裝尺寸增加，這些挑戰(zhàn)變得更加嚴(yán)峻。
許多AI先進(jìn)封裝最困難的問(wèn)題并不在硅芯片本身，而是在封裝與封裝到電路板的實(shí)現(xiàn)路徑中：
翹曲
基板可用性
封裝尺寸
熱梯度
PDN阻抗
環(huán)路電感(loop inductance)
dI/dt響應(yīng)
解耦電容布局
SI/PI不連續(xù)性
制造復(fù)雜度
換言之，CoWoS雖然強(qiáng)大，但封裝基板卻成為實(shí)現(xiàn)的一大障礙。這也是玻璃基板受到高度關(guān)注的原因。
玻璃基板有效，但限制仍存
玻璃材料可改善尺寸穩(wěn)定性、降低翹曲、提供更好地CTE控制、支持更細(xì)線路環(huán)境，并通過(guò)玻璃通孔(TGV)改善垂直供電路徑。對(duì)于大型AI/HPC封裝與未來(lái)光電集成而言，這些優(yōu)勢(shì)相當(dāng)重要。
但玻璃不應(yīng)被視為完全脫離封裝實(shí)現(xiàn)復(fù)雜性的解法。在多數(shù)實(shí)際玻璃基板架構(gòu)中，玻璃主要只是作為核心層，而其他構(gòu)建層仍然存在。這意味著大量高速布線密度挑戰(zhàn)仍集中在上層堆棧結(jié)構(gòu)中。
此外，通過(guò)核心層的底層走線仍無(wú)法等同于短距離的上層互連。信號(hào)穿過(guò)TGV并從下層返回時(shí)，仍會(huì)面臨不連續(xù)性、寄生效應(yīng)、參考平面問(wèn)題，以及SI/PI管理要求。
因此，玻璃改變了封裝問(wèn)題，但并未消除問(wèn)題本身。這一點(diǎn)非常關(guān)鍵，因?yàn)镃oWoP并非只是材料替換，而是要探究實(shí)現(xiàn)層級(jí)本身是否可以改變。
晶圓級(jí)集成：硅的極致之路
晶圓級(jí)集成采取了完全不同的路線。它不再通過(guò)多裸片封裝集成，而是擴(kuò)展整個(gè)硅系統(tǒng)本身，形成一個(gè)極大規(guī)模的計(jì)算芯片。最終得到一個(gè)在晶圓層級(jí)直接集成的大型計(jì)算架構(gòu)，并搭配專(zhuān)用電源供應(yīng)、散熱、冗余與系統(tǒng)基礎(chǔ)設(shè)施。
從技術(shù)角度來(lái)看，這非常強(qiáng)大，因?yàn)樗嗽S多傳統(tǒng)的封裝邊界，并在晶圓上創(chuàng)建了非常大的計(jì)算架構(gòu)。然而，它并未消除復(fù)雜性，而是重新定位復(fù)雜性。電路板、電源架構(gòu)、散熱系統(tǒng)、機(jī)械結(jié)構(gòu)、冗余策略、良率管理方式與系統(tǒng)級(jí)服務(wù)模式，都必須圍繞這個(gè)大型硅平臺(tái)重新設(shè)計(jì)。
可以簡(jiǎn)化理解為：晶圓級(jí)集成不斷擴(kuò)大硅的尺寸，以至于整個(gè)系統(tǒng)都必須圍繞它進(jìn)行調(diào)整。這對(duì)某些AI工作負(fù)載與專(zhuān)用系統(tǒng)具有吸引力，但未必適用于所有AI加速器、定制ASIC、小芯片(chiplet)平臺(tái)或內(nèi)存密集型架構(gòu)。
CoWoP：一種可能的中間架構(gòu)
CoWoP之所以有趣，在于它可能提供第三種路徑。它不是傳統(tǒng)的Die/HBM → 中介層 → 封裝基板 → PCB路徑，而是縮短實(shí)現(xiàn)鏈：
Die/HBM → 晶圓/中介層結(jié)構(gòu) → 平臺(tái)PCB
其更深層的價(jià)值不僅是成本降低，而是可能改變電源、內(nèi)存、機(jī)械與系統(tǒng)實(shí)現(xiàn)架構(gòu)。如果移除或縮減封裝基板，系統(tǒng)就不再需要通過(guò)三個(gè)獨(dú)立層級(jí)(中介層、封裝基板與PCB)承擔(dān)實(shí)現(xiàn)的負(fù)擔(dān)。
因此整體路徑變得更直接。然而，這種直接性不能被過(guò)度簡(jiǎn)化。一個(gè)可行的CoWoP架構(gòu)不能假設(shè)細(xì)間距晶圓結(jié)構(gòu)可以直接落在PCB上而不需要過(guò)渡策略。
最大挑戰(zhàn)可能在于晶圓/中介層精度與PCB可制造性之間的轉(zhuǎn)換。這個(gè)轉(zhuǎn)換層將決定CoWoP究竟是可實(shí)現(xiàn)的系統(tǒng)架構(gòu)，還是僅停留在概念階段。
責(zé)編：Ricardo
