最近幾個月，被動元器件市場漲聲一片，尤以電容為甚。坊間傳聞深圳華強(qiáng)北甚至出現(xiàn)了“一天一個價”的盛況。二級市場上，電容相關(guān)個股也是一路高歌猛進(jìn)。
雖然上游賺錢賺得很開心，下游客戶就苦不堪言了。面對 BOM成本壓力，一些客戶提出能不能把板上MCU周邊的一些電容去掉？
這種訴求完全可以理解，但在硬件設(shè)計(jì)里，有些電容是為了降本，而有些電容是為了“保命”。電源、復(fù)位、時鐘、模擬域相關(guān)的電容一旦被省掉，代價往往是樣機(jī)反復(fù)改板、現(xiàn)場偶發(fā)死機(jī)、量產(chǎn)良率崩盤——最終付出的成本遠(yuǎn)超省下的那點(diǎn)錢。
以下這些和MCU直接相關(guān)的電容，建議各位硬件工程師們堅(jiān)守底線，不該省的千萬不能省。
一、 主電源引腳的去耦電容
MCU的每一組 VDD/GND供電引腳旁，都必須就近放置至少一顆 0.1μF的去耦電容。電容應(yīng)緊挨著MCU引腳放置，走線越短越好。
二、 模擬電源 VDDA引腳電容
有些MCU設(shè)有獨(dú)立的VDDA/VSSA引腳，專為內(nèi)部ADC、DAC及比較器等模擬外設(shè)供電。通常在 VDDA引腳附近需要并聯(lián)兩顆電容：10nF陶瓷電容 + 1μF鉭電容或瓷片電容。另外，為限制電源中的高頻噪聲，在設(shè)計(jì)時，可以將VDDA通過電感、磁珠等元件與數(shù)字電源VDD進(jìn)行隔離。
三、 內(nèi)核電源Vcore/Vcap引腳電容
MCU外部供電通常是3.3V/5V，而內(nèi)部CPU內(nèi)核、Flash、SRAM及數(shù)字外設(shè)通常需要更低的內(nèi)核電壓（如1.2V~1.8V）。因此MCU內(nèi)部集成了LDO，把外部 VDD 降壓至內(nèi)核電壓。
有的MCU具有專門的Vcore/Vcap引腳，它就是這個LDO輸出端，此引腳必須外接電容，用于維持LDO輸出電壓穩(wěn)定。很多工程師誤以為這是電源輸入，將其懸空或錯接到VDD，這會導(dǎo)致MCU工作異常。當(dāng)然也有很多MCU沒有這個引腳，這時就不用考慮這個問題了。
四、 模擬參考電源VREF引腳電容
有些MCU支持外接高精度參考電壓源（VREF+），或者通過程序配置從 VREF_OUT引腳輸出特定檔位的精準(zhǔn)電壓，用于給模擬外設(shè)ADC/DAC/COMP作為電壓基準(zhǔn)。這顆電容的作用是維持參考電壓的穩(wěn)定性和瞬時響應(yīng)能力。如果不接，參考電壓極易受負(fù)載變化影響而產(chǎn)生跌落或紋波，直接導(dǎo)致ADC轉(zhuǎn)換結(jié)果漂移。如果不用這個功能，那么可以不接電容。
五、 RTC后備電源VBAT引腳電容
有些MCU具有VBAT引腳，用于在系統(tǒng)主電源掉電時，為RTC實(shí)時時鐘及備份寄存器供電（通常接紐扣電池）。雖然該引腳在不使用時可以懸空或者接到主電源VDD，但只要使用了備用電池供電功能，建議在VBAT引腳對地接一顆 0.1μF~1μF的去耦電容。它能濾除電池內(nèi)阻變化帶來的噪聲，以及在主電切后備電瞬間產(chǎn)生的干擾，防止RTC計(jì)時紊亂或數(shù)據(jù)丟失。
六、 復(fù)位引腳NRST的RC電容
雖然現(xiàn)代MCU內(nèi)部集成了上電復(fù)位（POR/BOR）電路，但在電源爬升緩慢或存在大幅波動的惡劣環(huán)境下，外部RC電路提供了至關(guān)重要的“雙保險”。 復(fù)位引腳上的電容通過 τ = R×C的時間常數(shù)，延長復(fù)位信號的有效時間，確保MCU內(nèi)核、時鐘和外設(shè)在退出復(fù)位前已完全穩(wěn)定，避免“上電即跑飛”。此外，在運(yùn)行期間，這顆電容還能吸收靜電或EFT（電快速瞬變脈沖群）干擾，防止MCU被誤觸發(fā)復(fù)位。
七、 晶振兩側(cè)的負(fù)載電容
無源晶振兩側(cè)各有一顆pF級的負(fù)載電容，它們是構(gòu)成晶振振蕩回路的核心部分。如果負(fù)載電容取值不對，會導(dǎo)致晶振頻率偏離標(biāo)稱值，甚至完全停振。
八、 段式LCD片外電容/電荷泵模式引腳電容
對于帶有段式LCD外設(shè)的MCU，當(dāng)工作在片外電容或者電荷泵模式下，相關(guān)的引腳上也是必須要接電容的。
此外在 MCU 連接對外插拔接口的 GPIO 上（如按鍵板排線、SD卡檢測、傳感器插頭、撥碼開關(guān)等），常在引腳對地或?qū)Φ夭⒙?lián)一顆小電容，有時配合串聯(lián)電阻。電容起著抑制瞬態(tài)干擾的作用。
在元器件漲價的背景下，降本增效是企業(yè)的生存之道，但“偷工減料”絕不等于“降本”。作為硬件工程師，我們要守住設(shè)計(jì)的底線，不該省去的電容一個也不能省。
