AI數據中心為何轉向800V HVDC？解析數據中心電源架構與SiC/GaN技術趨勢

上圖展示了服務器機架架構在第一代和第二代中的演進歷程。第一代架構采用開放計算項目（OCP）開放機架供電架構，該架構已在超大規模數據中心部署。每個供電機架通過三相輸入供電，并容納多個電源單元（PSU），每個電源單元則由單相輸入供電。機架向母線輸出直流電壓（例如50V），該母線同時連接IT設備單元和電池單元。當前采用5.5kW ORv3-HPR電源單元的架構，也可升級至12kW電源單元以提供更高功率。例如，配備12kW電源模塊的4個電源架可提供總計288kW的機架供電能力。

AI芯片的發展趨勢要求PSU和機架電源進行升級。當機架電源功率超過250kW時，空間就成為了限制因素，同一機架內難以容納所有電源和計算組件，因此將供電組件與計算機架分離成為必然選擇。第二代的HVDC Sidecar，內置電源單元（PSU）、電池備份單元（BBU）及電容器組單元（CBU）。其中PSU功率可達30kW，采用三相交流輸入與HVDC輸出。Sidecar提供了更多的空間，可將功率擴展至1MW，同時為計算機架騰出更多空間以容納更強大的計算能力。

Sidecar的HVDC輸出通過busbar連接至計算機架，這意味著需要額外的轉換階段將HVDC降壓至50V，圖中所示的Generation 2a和Generation 2b，分別代表HVDC至50V轉換的不同實現方案。G2a型基于當前的50V服務器連接，HVDC至50V的轉換通過安裝在計算機機架側面側的DC/DC轉換架完成。該方案利用現有50V服務器基礎同時，加速并簡化HVDC Sidecar架構的應用。隨后，G2b方案接續實施，將HVDC至50V的轉換功能以中間母線轉換（IBC）的形式集成于服務器內，可采用模塊化設計或降壓轉換器解決方案。

以下通過具體實例，列舉每一代PSU和機架的實施拓撲結構及器件選擇推薦。

當前一代服務器的PSU大多遵循ORv3-HPR標準。該標準中，多數規格（包括輸入輸出電壓及效率指標）與前代ORv3 3kW的規范保持一致。但針對AI服務器需求進行了更新，例如更高功率與峰值功率要求（后文描述），同時因與BBU機架通信方式的調整，輸出電壓調節范圍也相應縮窄。

G1架構的PSU由三相輸入（400-480 Vac L-L）供電，但每個電源單元的輸入仍為單相（230-277 Vac）。第一代PSU中，PFC階段通常采用交錯圖騰柱結構，高頻橋臂選用650V CoolSiC? MOSFET，工頻橋臂則采用600V CoolMOS? MOSFET。另一種方案是采用400V CoolSiC? MOSFET的三電平飛跨電容圖騰柱（3-L FCTP）PFC，多電平變換器允許使用更低耐壓的開關器件，3-L FCTP PFC因多電平拓撲的頻率倍增，可提供更高效率與功率密度優勢。

針對400V優化的CoolSiC?技術，相較于CoolSiC? 650V和750V器件，實現了更優的性能指標（FoM），如下圖左所示。此外，下圖右展示了器件在不同溫度下的導通電阻曲線，表明CoolSiC? 400V MOSFET的100°C導通電阻僅比25°C導通電阻高出11%。這種平坦的R_DS(on)與T_j特性曲線帶來的優勢在于：它使CoolSiC? MOSFET能夠采用更高的典型導通電阻R_DS(on)器件，從而實現更優的成本效益和開關性能。

DC-DC級可采用基于CoolSiC?或CoolGaN?器件的LLC拓撲（如半橋、全橋或三相LLC），其工作電壓為650V；而次級全橋整流及或Oring則采用80V OptiMOS?或CoolGaN?器件。三相LLC拓撲結構憑借第三個半橋開關支路可實現更高功率輸出，其三大優勢在于：輸出電流紋波抵消能力，以及基于半橋間耦合效應實現電流均衡。

為進一步提升機架供電能力，第二代服務器電源將采用全新的機架架構，1)電源輸入由單相改為三相，以提升密度并降低成本。2)電源機架輸出電壓從50V提升至±400/800V，從而降低母線電流、損耗及成本。

上圖展示了適用于三相輸入與HVDC輸出的第二代PSU拓撲示例。PFC級常采用維也納變換器拓撲，其優勢在于橫管可承受半母線電壓，可采用650V背靠背CoolSiC? MOS；輸入二極管選用1200V CoolSiC?二極管，兼具結構簡潔與成本優勢。另外還可以將輸入側二極管替換為1200V CoolSiC? MOS，可顯著降低導通損耗從而提升效率。

LLC級可配置為兩個交錯（并聯）或兩個級聯（串聯）的形式。在交錯并聯中，每個LLC跨接于全母線電壓約860V，原邊采用1200V CoolSiC? MOS。在串聯中PFC輸出采用分裂電容，將兩個LLC級串聯連接，原邊使用650V CoolGaN?器件或CoolSiC? MOS。原邊無論采用串聯或并聯LLC方案，兩個LLC副邊均可并聯連接：

■ 400V輸出時：同步整流采用650V CoolSiC?或CoolGaN?器件，Oring采用同規格器件。

■ 800V輸出時：采用1200V CoolSiC? MOSFET

在維也納型和T型PFC中，兩個背靠背的650 V CoolSiC? MOS可被650V CoolGaN?雙向開關（BDS）替代，該器件是常閉式單芯片雙向開關，將兩個芯片的Drain級進行內部集成。這意味著單顆CoolGaN? BDS可替代四顆分立功率開關實現同等導通電阻R_DS(on)，其優勢在于以R_DS(on)/mm2為衡量標準時具備極高效的芯片面積利用率。

CoolGaN?已經成為PSU的最佳選擇，GAN器件在更高開關頻率下能實現最高效率，從而支持更高功率密度的轉換器設計，且不會降低轉換效率。

除了AI電源的額定功率顯著提升外，GPU還會產生更高的峰值功率并引發高瞬態負載功率階躍。因此，DC-DC級輸出必須具備足夠的動態響應能力，同時電壓過沖與欠沖必須保持在規定限值內。通過使用CoolGaN?器件提升開關頻率可增強DC-DC級輸出動態響應，從而擴大控制環路帶寬。英飛凌8kW PSU參考設計采用CoolGaN?實現高頻LLC方案，即為該原理的實證。

CoolGaN?器件憑借其卓越的性能指標（FoM）以及在硅、碳化硅和氮化鎵器件中最低的開關損耗，輕松滿足更高開關頻率的要求。尤其在軟開關LLC中，CoolGaN?具有最低的輸出電容電荷（Qoss），這對更輕松實現零電壓開關（ZVS）至關重要。由此可實現更精確的死區時間設定，從而消除不必要死區時間的導通損耗。

采用400V CoolSiC? MOS的三電平飛跨圖騰柱PFC（3-L FCTP PFC）相較于650V和750V CoolSiC?的器件，可實現更高密度與效率優勢。通過優化電感器設計（尺寸、材料和繞組）并在三電平拓撲中選擇具有較低開關損耗的400V SiCMOS器件，實現了平坦的效率曲線，峰值效率>99.3%，滿載效率>99.15%。

650 V SiC MOS在PFC階段的背靠背開關發揮關鍵作用，1200 V CoolSiC? MOS和二極管則用于維也納/T型PFC的豎管。DC-DC級同樣需要650V或1200V SiC MOS作為初級側開關及次級側同步整流器，具體取決于LLC配置和輸出電壓。下圖展示了CoolSiC? MOS在室溫與高溫環境下同步整流工作模式中，相較競品的開關損耗對比測試。英飛凌的SiC MOS呈現開關損耗的明顯降低，有效降低三相高壓系統中PFC與LLC的損耗。

目前英飛凌第二代1200V SiC MOSFET包含五個封裝，有傳統的TO263和TO247封裝可選，也有創新的頂部散熱封裝(單開關和半橋拓撲)可供選擇，R_DS(on)范圍從4mΩ至234mΩ，適合在高功率密度內實現低損耗和高效率。