【干貨免費領】
ADI智庫力作《267頁電源知識精選》：點我
凡億學員 Altium 124講63頁超長學習筆記：點我
70G硬件設計資料匯總免費送：點我
PCB設計中，需要遵循很多規則，以保證PCB質量，今天誠哥匯總了20個，抓緊收藏吧。為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規則，使用10W的間距時，可以達到98%的電場不互相干擾。由于電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾，稱為邊沿效應。解決的辦法是將電源層內縮，使得電場只在接地層的范圍內傳導。以一個H（電源和地之間的介質厚度）為單位，若內縮20H則可以將70%的電場限制在接地層邊沿內；內縮100H則可以將98%的電場限制在內。印制板層數選擇規則，即時鐘頻率到5MHz或脈沖上升時間小于5ns，則PCB板須采用多層板，這是一般的規則，有的時候出于成本等因素的考慮，采用雙層板結構時，這種情況下，最好將印制板的一面做為一個完整的地平面層。環路最小規則，即信號線與其回路構成的環面積要盡可能小，環面積越小，對外的輻射越少，接收外界的干擾也越小；
在地平面分割時，要考慮到地平面與重要信號走線的分布，防止由于地平面開槽等帶來的問題；
在雙層板設計中，在為電源留下足夠空間的情況下，應該將留下的部分用參考地填充，且增加一些必要的孔，將雙面地信號有效連接起來，對一些關鍵信號盡量采用地線隔離；
對一些頻率較高的設計，需特別考慮其地平面信號回路問題，建議采用多層板為宜。
串擾（Cross Talk）是指PCB上不同網絡之間因較長的平行布線引起的相互干擾，主要是由于平行線間的分布電容和分布電感的作用，克服串擾的主要措施是：加大平行布線的間距，遵循3W規則；
在平行線間插入接地的隔離線；
減小布線層與地平面的距離；
對應地線回路規則，實際上也是為了盡量減小信號的回路面積，多見于一些比較重要的信號，如時鐘信號，同步信號；對一些特別重要，頻率特別高的信號，應該考慮采用銅軸電纜屏蔽結構設計，即將所布的線上下左右用地線隔離，而且還要考慮好如何有效的讓屏蔽地與實際地平面有效結合。即相鄰層的走線方向成正交結構，避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾。（相鄰層信號不平行即可，實際情況不一定非要正交，受限于走線空間）
考慮到空間有限時，特別是信號速率較高時，插入地平面隔離各布線層，用地信號線隔離各信號線。
不容許出現浮空多余的走線，為了避免產生"天線效應"，減少不必要的干擾輻射。
同一網絡的布線寬度應保持一致，線寬的變化會造成線路特性阻抗的不均勻，當傳輸的速度較高時會產生反射，在設計中應該盡量避免這種情況。
在某些條件下，如接插件引出線，BGA封裝的引出線類似的結構時，可能無法避免線寬的變化，應該盡量減少中間不一致部分的有效長度。
在高速數字電路中，當PCB布線的延遲時間大于信號上升時間（或下降時間）的1/4時，該布線即可以看成傳輸線，為了保證信號的輸入和輸出阻抗與傳輸線的阻抗正確匹配，可以采用多種形式的匹配方法，所選擇的匹配方法與網絡的連接方式和布線的拓樸結構有關。防止信號線在不同層間形成自環，在多層板設計中容易發生此類問題，自環將引起輻射干擾。盡量控制分枝的長度，一般的要求是Tdelay<=Trise/20。主要針對高頻信號設計而言，即布線長度不得與其波長成整數倍關系，以免產生諧振現象。即短線規則，走線盡量短，特別是重要的信號線如時鐘線。添加必要的去耦電容，電源先經過電容濾波后再給器件使用，去耦電容遵從靠近原則。不同頻率的器件，一般高速放在接口處，關于地平面，考慮將兩者的地分割，然后在接口處單點連接。
對混合電路，有的將數字和模擬分別放在PCB的兩面，中間用地層隔離。
孤立銅區的出現，將帶來一些不可預知的問題，因此將孤立銅區與別的信號相接，有助于改善信號質量，通常是將孤立銅區接地或刪除。
對于導通孔密集的區域，要注意避免孔在電源和地層的挖空區域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進而導致信號線在地層的回路面積增大。不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設法避免，難以避免時可考慮中間隔地層。|本文轉載自網絡，如涉及作品內容、版權和其它問題，請于聯系工作人員微（biyao3798），我們將在第一時間和您對接刪除處理!●【好課推薦】【實用課程】找不到提高射頻電路技能的途徑？《90天射頻電路開發入門到精通線上特訓班》第三期11月30日開班，欲報從速...●【技術文章】【原創干貨】高速信號是否需要包地處理●【干貨資料】104條PCB設計技巧問答|畫板無憂！●【技術干貨】PADS學這個就夠？無模命令整理大全
