【干貨免費領】
ADI資料合集 | 99%硬件工程師都是用的資料：點我
70G硬件設計資料匯總免費送：點我
在通信系統(tǒng)的電路中，大多存在兩種以上的電源，實際工程應用中還常有蓄電池提供后備供電的情況，對于這些電路，在電壓變化的過程中，可能會引發(fā)電路無效復位或上電失敗的故障。對此，本文提出了一種實用的解決方案。
圖1: FPGA的上電加載機制。
隨著通信設備復雜程度的提高，工程應用對設備的可靠性要求也隨之提高。各種電源配送方案在工程運用上得到了廣泛的應用，在有后備電池供電的應用上，由于供電系統(tǒng)的切換，通信設備內各部件將面臨一次上電初始化的考驗。
電路上電問題分析
現(xiàn)在通信機房大多采用-48V直流電源，而電子元器件一般采用低電壓供電，以5V和3.3V最為常見，近幾年隨著低功耗器件的大量使用，1.5V、1.8V、2.5V電源也被采用。電路設計中往往采用DC-DC電源轉化模塊提供二次電源。在同時使用多種電源時，可采用多種電源模塊，或采用一種電源模塊加多個直流電壓轉換器的方案，下面就兩種典型情況作簡單分析。
1．采用多電源模塊設計的電路
這種設計一般包括1只48-5V電源模塊和1只48-3.3V電源模塊。其中5V電源模塊主要給電路內5V器件供電；3.3V電源模塊主要給電路內FPGA、ASIC供電，以及供給直流電壓轉換器進行更小電壓的轉換。這里應當指出，如果采用線性調壓器(LDO)進行小電壓轉換時，上級電壓通常采用3.3V，因為常用的1.5V、1.8V、2.5V與5V的壓降很大，在進行電壓轉換的時候將損失更多功率，同時增加系統(tǒng)的散熱負擔。
對于這種設計，由于不同電源模塊的指標差異，存在上電順序的問題。如果5V達到穩(wěn)定的時間比3.3V早，那么將可能造成如下問題：
a. 5V器件已經運行正常，而3.3V的FPGA、ASIC還未加載或初始化完畢。如果電路內MCU單元為5V供電，那么MCU初始化FPGA和ASIC失敗，電路工作將不正常，這種情況理論上可以通過在MCU程序代碼里添加空轉等待語句，但是實際上仍然存在問題，見下面的分析。
b. FPGA加載失敗。圖1顯示了一般可編程邏輯器件的上電加載機制。圖2顯示了48-3.3V的某品牌電源模塊在用蓄電池加電時，其電壓在上升過程中與達到穩(wěn)定狀態(tài)前出現(xiàn)的較為嚴重的波動，測試其他電壓，也發(fā)現(xiàn)類似情況。
從圖1、圖2可以分析到，F(xiàn)PGA在上電過程中需要自檢電壓，一旦所有要求的電壓值大于某個范圍就開始加載，而此時如果電壓波動較大，那么FPGA可能會加載失敗，因為當波動的電壓處于波峰時FPGA快速檢查電壓并可能通過，在FPGA加載正進行到下面某一步時，電壓值突然下降直至波谷，那么FPGA的后續(xù)加載操作將異常。當然，現(xiàn)在不少FPGA在上電自檢的時候都有個監(jiān)測電壓是否穩(wěn)定的過程，加載失敗的情況基本上很少，不過大部分的FPGA對電壓都有嚴格的要求。
圖2：電源紋波示例。
c.與b類似，很多ASIC專用芯片、CPLD在上電初始化的時候都需要有穩(wěn)定的電壓，這里不再累述，可以參閱相關芯片資料。
2.采用單電源模塊設計的電路
目前在系統(tǒng)設計中，為了兼容各種電壓也常采用48-5V單電源模塊和加直流電壓轉換器的方案。其實采用單電源模塊的設計同樣面臨上面提到的問題。單電源模塊也存在上電順序先后的問題。因為電源模塊直接輸出5V，其他電壓值通過直流電壓轉換器轉換，因此小于5V的電壓上電肯定晚于5V。
在蓄電池供電的情況下，由于蓄電池的本身特性，在上電的時候其電壓是緩慢上升的，由于現(xiàn)在DC-DC模塊的設計差異，某些模塊在慢上電的過程中出現(xiàn)的電壓擺動仍然會影響FPGA和ASIC的初始化。
解決方法
對應可能出現(xiàn)的問題，可以找到相應的解決方法。在前文分析的第一種情況(采用多電源模塊)下，對應a，可以復位MCU；對應b，可以復位FPGA；對應c，可以復位相關芯片。對于第2種情況(采用單電源模塊)，復位相應的芯片也可以解決問題。所以最直接有效的方法就是復位。
當然我們不可能等到故障出現(xiàn)的時候再去手動復位，這里可以考慮使用Maxim公司的MAX708芯片來完成自動復位的功能。
MAX708是一種微處理器電源監(jiān)控芯片，可同時輸出高電平有效和低電平有效的復位信號。復位信號可由VCC?電壓、手動復位輸入或由獨立的比較器觸發(fā)。獨立的比較器可用于監(jiān)視第二個電源信號。在電路設計中，MCU單元一般由51單片機構成，單片機的復位信號是高有效。一般FPGA和ASIC的復位信號都是低有效。由于MAX708可同時輸出高電平有效和低電平有效的復位信號，因此可以利用MAX708的這個特點來解決電路內MCU、FPGA、ASIC的上電復位問題。
如圖3所示，當PFI端子上的電壓值小于1.25V時，PFO端子將輸出低電平(平時為高)。由于PFI端子的這個特性，可以用它來監(jiān)控電路上的1.5V電壓。在通信設備里，電路上一般含有5V、3.3V、2.5V、1.8V、1.5V的電壓值，1.5V應該屬于末級電壓，就是說通過直流電壓轉換器最后轉壓出來的，我們監(jiān)控了最小電壓(1.5V)，自然也就不必理會它的上級電壓了。
圖3：利用MAX708實現(xiàn)上電復位應用。
這里PFI上的電壓值大概為1.3V，當然電壓值越接近1.25V，電壓監(jiān)控的靈敏度越高。可以用公式{(Vsupply－VPFI)/R1}=(VPFI/R2)計算出需要的電阻比值。這里Vsupply為1.5V，VPFI為1.3V。
可以想象，電路上電過程中，1.5V的末級電壓如果沒有達到要求，復位信號將一直存在，包括給MCU的RST復位信號，和給其它芯片的低電平有效的復位信號。圖3中的MREST為手動添加的復位信號。
需要指出的是，MAX708本身可以監(jiān)控VCC電壓(這里為5V)，這對電路采用多電源模塊的設計是很有用的。因為兩個電源模塊相互獨立，5V和1.5V可能不是源于同一個電源模塊，所以在監(jiān)控1.5V的同時也需要監(jiān)控5V電壓。
當然，由于MAX708芯片本身的限制，它無法監(jiān)控小于1.25V的電壓。但是在電信級設備中，功耗問題并不很迫切，所以這樣小的電壓基本上應用很少。
本文小結
電源波動造成的電路上電失敗故障，只是涉及電源可靠性的一個方面。這里舉的一個實際應用的例子可能并不適合于各種情況，其目的只是在于提醒設計人員在有關電源設計中可能存在的隱患。
現(xiàn)在，FPGA和ASIC在降低功耗的同時，也具有越來越多的驅動電壓，某些器件還特別對各種電壓的上電順序有嚴格的要求。硬件工程師在應用這些器件進行系統(tǒng)功能設計的同時，也將越來越多的面臨如何提高電源可靠性方面的挑戰(zhàn)。
聲明：以上文章內容整理于網(wǎng)絡，如涉及到版權問題，請第一時間與我們聯(lián)系
1、超全超詳細Mos管元件特性及工作原理介紹；
2、超詳細開關電源芯片內部電路解析；
3、70G硬件設計資料匯總分享；【友情推薦】
4、分享一份老工程師（某為工作15年）經常使用的pcb企業(yè)封裝庫包含3D庫；【友情推薦】
5、ADI智庫又一力作《電源設計基礎知識精選》（267頁）可免費下載！
6、高薪工作機會分享。【找工作看這里】
