在本文中,我們將討論放大器輸入失調(diào)電壓如何影響我們的測量精度。我們還將看到,放大器輸出擺幅可能是選擇分流電阻值時的關(guān)鍵因素。
?
輸入失調(diào)電壓
理想情況下,當差分放大器的兩個輸入完全處于相同電位時,其輸出應(yīng)為零伏。然而,實際上,當輸入之間的電壓差很小時,輸出會變?yōu)榱惴_@種非理想性源于放大器內(nèi)部組件之間的固有不匹配。
必須在放大器的輸入端子之間施加以使其輸出電壓為零伏特的電壓稱為輸入失調(diào)電壓。為了模擬這種非理想效應(yīng),我們可以將電壓源與放大器輸入之一串聯(lián),并假設(shè)放大器是理想的并且具有零偏移電壓。如圖 1 所示。
?

圖1
?
在圖 1 中,灰色框內(nèi)的電路代表一個集成電流檢測放大器。由于偏移電壓由外部電壓源 V offset建模,因此假設(shè)灰色框內(nèi)的電路具有 0V 的偏移電壓,即 V A = V B 我們有 V out = 0。偏移電壓的極性可以是正面的也可以是負面的。?
?
來自放大器失調(diào)電壓的誤差
考慮圖 2 所示的高端電流檢測圖。
?

圖 2
放大器實際上檢測節(jié)點 A 和 B 之間的電壓。假設(shè)放大器的差分增益為 A d,我們有:

?
如果 V offset與 V shunt相當,則誤差可能很大。例如,當 V offset ?= V shunt時,誤差為 100%,計算如下:
?

?
當 V shunt最小時,誤差最大。因此,為了從失調(diào)電壓中找出最壞情況下的誤差,我們應(yīng)該考慮負載電流 I load的最小值。
我們怎樣才能減少這個錯誤?
對于給定的負載電流范圍,我們可以增加分流電阻值以獲得更大的 V分流和/或使用偏移電壓更小的放大器。
但是,應(yīng)該注意的是,增加分流電阻值會增加電阻器消耗的功率。此外,更高功率的電阻器更昂貴并且需要更大的電路板面積。
?
確定分流電阻的值
如上所述,在測量范圍低端的精度和分流電阻器消耗的功率之間存在折衷。選擇一個大的分流電阻器可以最大限度地提高精度。
但是,在大電流精密應(yīng)用中,電流檢測電阻器消耗的功率會限制可使用的最大電阻器值。在這種情況下,我們可以根據(jù)其最大允許功耗來選擇 R shunt的最大值。如果為分流電阻器預算的最大功耗為 P max,則最大分流值可以通過下式計算:
?

?
R shunt的最大值也可能受到放大器輸出擺幅到正軌的限制。放大器的擺幅限制取決于用于為放大器供電的電源電壓以及放大器的輸出級。
盡管軌到軌放大器的輸出可以非常接近電源軌,但它實際上無法到達它們。即使使用軌到軌放大器,輸出擺幅也可能被限制在距離電源軌數(shù)百毫伏的范圍內(nèi),具體取決于技術(shù)。
放大器的輸出擺幅限制還取決于流過輸出級的電流電平。必須查閱放大器數(shù)據(jù)表以確定放大器輸出的可用擺幅。
如果 V out, max是放大器輸出級保持在其線性工作區(qū)域時的最大電壓,則最大分流值可以通過下式計算:
?

等式 1
?
我們還可以通過考慮到負軌的輸出擺幅來找到 R分流的下限。如果 V out, min是保證放大器處于其線性工作區(qū)域的最小輸出電壓,我們可以找到 R shunt 的最小值:
?

等式 2
?
分流電阻值計算示例
假設(shè)我們需要監(jiān)控 40 mA 和 1 A 之間的負載電流。放大器的增益為 50,V out,最大值= 4.9 V,V out,最小值?= 100 mV。假設(shè)應(yīng)用沒有限制分流電阻的功耗,我們需要多少 R shunt值?
為了使放大器失調(diào)電壓的誤差最小化,我們應(yīng)該選擇 R shunt的最大值。應(yīng)用等式 1,我們得到:
?

?
使用等式 2,我們可以找到 Rshunt 的最小值:
?

?
應(yīng)選擇此范圍內(nèi)的最大標準值,以盡量減少偏移誤差。選擇合適的 Rshunt 值后,我們可以通過應(yīng)用以下公式來評估偏移誤差:
?

?
為了將誤差降低到所需水平,我們需要選擇具有足夠低輸入失調(diào)電壓的放大器。
我想在這里提請您注意一個微妙的點。考慮到放大器的輸出擺幅限制,失調(diào)電壓定義是否存在矛盾?
偏移電壓定義為必須在放大器輸入端子之間施加的差分電壓,以使其輸出電壓為零伏;然而,單電源放大器的輸出不能真正擺動到地電位。
在測量非常小的電流時,這些細節(jié)可能很重要。?
?
確定單電源放大器的失調(diào)電壓
如上所述,當放大器的負軌接地時,其輸出只能接近地電位。這如圖 3 所示。
?

圖 3
?
在該圖中,藍色曲線顯示了放大器輸出與施加到輸入的差分電壓的關(guān)系。
對于非常小的差分輸入值,輸出電壓達到 V out, min。由于輸出不低于 V out, min,我們無法直接測量 V offset。
相反,我們可以將一條線擬合到線性工作區(qū)域中的傳遞函數(shù)曲線,并將這條線與水平軸的交點視為放大器的輸入失調(diào)電壓。你可以想象,如果放大器是理想的,虛線將通過原點。
我們現(xiàn)在可以找到虛線的方程并確定偏移電壓。?如果當輸入分別為 V diff1 和 V diff2時輸出為 V out1 和 V out2,我們可以找到 V offset為:
?

?
可以使用單電源放大器來測量非常小的電流嗎?
由于放大器的輸出擺幅限制,使用單電源放大器測量接近零的負載電流會引入不可接受的誤差。如圖 4 所示。
?

圖 4.圖片由德州儀器提供。
?
為避免此問題,德州儀器 (TI) 的參考設(shè)計“?0-1A、單電源、低側(cè)、電流感應(yīng)解決方案參考設(shè)計”使用LM7705反相電荷泵為放大器的負軌生成 -0.23V 電源. 此參考設(shè)計基于分立式解決方案,該解決方案使用運算放大器和外部增益設(shè)置電阻器,如圖 5 所示。
?

圖 5.?圖片由德州儀器提供。
?
根據(jù)上述參考,負電源必須至少比系統(tǒng)接地低 100 mV,以確保放大器呈現(xiàn)低至 0 V 的線性輸出。
圖 6 顯示了另一種能夠測量小電流的技術(shù)。
?

圖 6
?
在這種情況下,V ref用于將直流值添加到輸出電壓。傳遞函數(shù)將變?yōu)椋?/p>
?
?
該技術(shù)還可用于通過單電源放大器檢測雙向負載電流(正負負載電流)。根據(jù)所需的電流范圍,應(yīng)選擇適當?shù)?V ref值。
?
結(jié)論
放大器輸入失調(diào)電壓會影響測量范圍低端的精度。為了減少這個誤差,我們應(yīng)該最大化分流電阻值。
但是,分流值可能會受到預算功率和放大器輸出的可用擺幅的限制。在測量接近零的負載電流時,輸出擺幅限制也會引入誤差。?
?

今天小編帶來了:ISSCC2022套餐,里面有文章、PPT、Tutorial等,同學可以拿回去自己學習研究。



1、深入理解SerDes(Serializer-Deserializer)之一
2、深入理解SerDes(Serializer-Deserializer)之二
3、科普:深入理解SerDes(Serializer-Deserializer)之三
4、資深工程師的ESD設(shè)計經(jīng)驗分享
5、干貨分享,ESD防護方法及設(shè)計要點!
6、科普來了,一篇看懂ESD(靜電保護)原理和設(shè)計!
7、鎖相環(huán)(PLL)基本原理?及常見構(gòu)建模塊
8、當鎖相環(huán)無法鎖定時,該怎么處理的呢?
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技術(shù)?它與其他低頻技術(shù)相比有何特點?
11、如何根據(jù)數(shù)據(jù)表規(guī)格算出鎖相環(huán)(PLL)中的相位噪聲
12、了解模數(shù)轉(zhuǎn)換器(ADC):解密分辨率和采樣率
13、究竟什么是鎖相環(huán)(PLL)
14、如何模擬一個鎖相環(huán)
15、了解鎖相環(huán)(PLL)瞬態(tài)響應(yīng)
16、如何優(yōu)化鎖相環(huán)(PLL)的瞬態(tài)響應(yīng)
17、如何設(shè)計和仿真一個優(yōu)化的鎖相環(huán)
18、鎖相環(huán)(PLL)?倍頻:瞬態(tài)響應(yīng)和頻率合成
19、了解SAR?ADC
20、了解?Delta-Sigma?ADC
21、什么是數(shù)字 IC 設(shè)計?
22、什么是模擬 IC 設(shè)計?
23、什么是射頻集成電路設(shè)計?
24、學習射頻設(shè)計:選擇合適的射頻收發(fā)器 IC
25、連續(xù)時間 Sigma-Delta ADC:“無混疊”ADC
26、了解電壓基準?IC?的噪聲性能
27、數(shù)字還是模擬?I和Q的合并和分離應(yīng)該怎么做?
28、良好通信鏈路性能的要求:IQ 調(diào)制和解調(diào)
29、如何為系統(tǒng)仿真建模數(shù)據(jù)轉(zhuǎn)換器?
30、干貨!CMOS射頻集成電路設(shè)計經(jīng)典講義(Prof. Thomas Lee)
31、使用有效位數(shù) (ENOB) 對 ADC 進行建模
32、以太網(wǎng)供電 (PoE) 的保護建議
33、保護高速接口的設(shè)計技巧
34、保護低速接口和電源電路設(shè)計技巧
35、使用互調(diào)多項式和有效位數(shù)對 ADC 進行建模
36、向 ADC 模型和 DAC 建模添加低通濾波器
37、揭秘芯片的內(nèi)部設(shè)計原理和結(jié)構(gòu)
38、Delta-Sigma ADCs中的噪聲簡介(一)
39、Delta-Sigma ADCs中的噪聲簡介(二)
40、Delta-Sigma ADCs 中的噪聲簡介(三)
41、了解Delta-Sigma ADCs 中的有效噪聲帶寬(一)
42、了解Delta-Sigma ADCs 中的有效噪聲帶寬(二)
43、放大器噪聲對 Delta-Sigma ADCs 的影響(一)
44、放大器噪聲對 Delta-Sigma ADCs 的影響(二)
45、參考電壓噪聲如何影響 Delta Sigma ADCs
46、如何在高分辨率Delta-Sigma ADCs電路中降低參考噪聲
47、時鐘信號如何影響精密ADC
48、了解電源噪聲如何影響 Delta-Sigma ADCs
49、運算放大器簡介和特性
50、使用 Delta-Sigma ADCs 降低電源噪聲的影響
51、如何設(shè)計帶有運算放大器的精密電流泵
52、鎖定放大器的基本原理
53、了解鎖定放大器的類型和相關(guān)的噪聲源
54、用于降低差分 ADC 驅(qū)動器諧波失真的 PCB 布局技術(shù)
55、干貨!《實用的RFIC技術(shù)》課程講義
56、如何在您的下一個 PCB 設(shè)計中消除反射噪聲
57、硅谷“八叛徒”與仙童半導體(Fairchild)的故事!
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
1、免費公開課:ISCAS 2015 :The Future of Radios_ Behzad Razavi
2、免費公開課:從 5 微米到 5 納米的模擬 CMOS(Willy Sansen)
3、免費公開課:變革性射頻毫米波電路(Harish Krishnaswamy)
4、免費公開課:ESSCIRC2019-講座-Low-Power SAR ADCs
5、免費公開課:ESSCIRC2019-講座-超低功耗接收器(Ultra-Low-Power Receivers)
6、免費公開課:CICC2019-基于 ADC 的有線收發(fā)器(Yohan Frans Xilinx)
7、免費公開課:ESSCIRC 2019-有線與數(shù)據(jù)轉(zhuǎn)換器應(yīng)用中的抖動
8、免費公開課:ISSCC2021 -鎖相環(huán)簡介-Behzad Razavi
9、免費公開課:ISSCC2020-DC-DC 轉(zhuǎn)換器的模擬構(gòu)建塊
10、免費公開課:ISSCC2020-小數(shù)N分頻數(shù)字鎖相環(huán)設(shè)計
11、免費公開課:ISSCC2020-無線收發(fā)器電路和架構(gòu)的基礎(chǔ)知識(從 2G 到 5G)
12、免費公開課:ISSCC2020-從原理到應(yīng)用的集成變壓器基礎(chǔ)
13、免費公開課:ISSCC2021-射頻和毫米波功率放大器設(shè)計的基礎(chǔ)
摩爾學堂(www.moorext.com)--摩爾學堂專注于半導體人才培訓,在線學習服務(wù)平臺!