【學習筆記】FPGA之數碼管

原創面包板社區 2022-06-14 20:00

【8.13 上海】西門子AI原生設計重構芯片到系統全鏈路|7大論壇解密 Wi?Fi 6怎么玩？瑞薩RA6Wx雙頻SoC開發實戰

簡介

數碼管，一種把多個發光二極管通過簡單陣列的方式組合而成的顯示器件。多個二極管陰極連在一起，通過控制陽極的高低電平來控制數碼管相應LED亮滅的叫做共陰，反之共陽。每個發光二極管稱之為數碼管的段，連在一起的陰極或陽極稱之為位。

實現框圖

模塊實現

1. 十進制轉BCD模塊

十進制（二進制）轉BCD通常使用方式是移位加三的算法。具體方式如下表示（以123即8‘b01111011為例）：

說明：

1. count為0，將需要轉換的數值賦值給設置的移位寄存器shift_reg的后八位

2. count每計數一次，將移位寄存器向左移1位，再判斷個位十位的值是否大于等于5，如果十位或個位大于等于5，則十位或個位都加3。

3. 移位的次數（即count的計數值），由需要轉化的數的二進制位數相同。

4. 需要避免0，因為復位count值為0，會打亂后面的邏輯。

程序實現

    //移位計數    always @(posedge clk or negedge rst_n)    begin    if(rst_n == 1'b0)    count <= 4'd0;    else if(count == 4'd9)    count <= 4'd0;    else    count <= count + 4'd1;    end    //移位加三算法    always @(posedge clk or negedge rst_n)    begin    if(rst_n == 1'b0)    shift_reg = {shift_reg[19:8],data_in};    else if(count == 4'd0)    shift_reg = {shift_reg[19:8],data_in};    else if(count <= 4'd9)    if(shift_reg[11:8]>=5)    if(shift_reg[15:12]>=5)    begin    shift_reg[11:8] = shift_reg[11:8] + 4'd3;    shift_reg[15:12]= shift_reg[15:12]+ 4'd3;    end    else    begin    shift_reg[11:8] = shift_reg[11:8] + 4'd3;    shift_reg[15:12]= shift_reg[15:12];    end    else    if(shift_reg[15:12]>=5)    begin    shift_reg[11:8] = shift_reg[11:8];    shift_reg[15:12]= shift_reg[15:12]+ 4'd3;    end    else    begin    shift_reg[11:8] = shift_reg[11:8];    shift_reg[15:12]= shift_reg[15:12];    end    else    shift_reg = shift_reg;    end

2. 譯碼模塊

以下代碼以共陽極數碼管為例

    always @(posedge clk or negedge rst_n)    begin    if(rst_n == 1'b0)    dp_val_r <= 8'b1100_0000;    else    case (dp_index) //dp,g,f,e,d,c,b,a    0:dp_val_r <= 8'b1100_0000;    1:dp_val_r <= 8'b1111_1001;    2:dp_val_r <= 8'b1010_0100;    3:dp_val_r <= 8'b1011_0000;    4:dp_val_r <= 8'b1001_1001;    5:dp_val_r <= 8'b1001_0010;    6:dp_val_r <= 8'b1000_0010;    7:dp_val_r <= 8'b1111_1000;    8:dp_val_r <= 8'b1000_0000;    9:dp_val_r <= 8'b1001_0000;    10:dp_val_r <= 8'b1000_1000;    11:dp_val_r <= 8'b1000_0011;    12:dp_val_r <= 8'b1100_0110;    13:dp_val_r <= 8'b1010_0001;    14:dp_val_r <= 8'b1000_0110;    15:dp_val_r <= 8'b1000_1110;    default:dp_val_r <= 8'b1100_0000;    endcase    end

3. 數碼管掃描模塊掃描計時

    always @(posedge clk or negedge rst_n)    begin    if(rst_n == 1'b0)    cnt <= 20'd0;    else if(start_cnt == 1'b1)    if(cnt == 20'd99999)    cnt <= 20'd0;    else    cnt <= cnt + 20'd1;    else    cnt <= 20'd0;    end

掃描實現

本實驗為六位數碼管

    //SEL_W由數碼管位數決定    always @(posedge clk or negedge rst_n)    begin    if(rst_n == 1'b0)    dp_sel_o_r <= {{(SEL_W-1){1'b0}},1'b1};    else if(cnt == 20'd99999)    dp_sel_o_r <= dp_sel_o_r << 1;    else if(dp_sel_o_r == {1'b0,{(SEL_W-1){1'b0}}})    dp_sel_o_r <= {{(SEL_W-1){1'b0}},1'b1};    else    dp_sel_o_r <= dp_sel_o_r;    end    always @(posedge clk or negedge rst_n)    if(rst_n == 1'b0)    dp_index = 4'd0;    else    begin    case (dp_sel_o_r)    6'b000000:dp_index = 4'd0;    6'b000001:dp_index = dp_data_r[3:0];    6'b000010:dp_index = dp_data_r[7:4];    6'b000100:dp_index = dp_data_r[11:8];    6'b001000:dp_index = dp_data_r[15:12];    6'b010000:dp_index = dp_data_r[19:16];    6'b100000:dp_index = dp_data_r[23:20];    default: dp_index = 4'd0;    endcase    end

作者：雛羽，來源：面包板社區

鏈接：https://mbb.eet-china.com/blog/uid-me-1862109.html

END

?免費申請開發板?

登錄閱讀全文



免責聲明：該內容由專欄作者授權發布或作者轉載，目的在于傳遞更多信息，并不代表本網贊同其觀點，本站亦不保證或承諾內容真實性等。若內容或圖片侵犯您的權益，請及時聯系本站刪除。侵權投訴聯系：? nick.zong@aspencore.com！

面包板社區面包板社區——中國第一電子人社交平臺面包板社區是Aspencore旗下媒體，整合了電子工程專輯、電子技術設計、國際電子商情豐富資源。社區包括論壇、博客、問答，擁有超過250萬注冊用戶，加入面包板社區，從菜鳥變大神，打造您的電子人脈社交圈！

進入專欄

評論

文章：3163篇粉絲：176人

 私信

【學習筆記】FPGA之數碼管

最近文章

熱門文章

推薦

最新資訊