答題|沒開玩笑！高速信號(hào)不能參考電源網(wǎng)絡(luò)這條規(guī)則，其實(shí)很難做到

感謝各位網(wǎng)友的精彩答案，下面說說高速先生的想法，在BGA里面，如果pin排列不能改變了，就是電源pin挨著高速信號(hào)pin的話，那我們還是能想到一些設(shè)計(jì)方法來稍微改善的，例如以下：

1，首先肯定就是盡量拉大信號(hào)過孔與電源過孔的距離了，雖說焊盤是挨一起，但是不代表扇出的過孔一定就得挨一起是吧；

2，另外就是縮短信號(hào)孔與電源孔垂直方向上的并行長(zhǎng)度了，要么就信號(hào)孔短，要么就電源孔短，要么就一起短；

3，很多同學(xué)說到了把電源孔背鉆，本身也是個(gè)不錯(cuò)的方法，但是這個(gè)方法感覺不太有可行性哈，因?yàn)楹芏嗲闆r下BGA的背面是放電容的，電源pin通過過孔連到背面的電容上，如果背鉆了，那怎么連呢對(duì)吧，不過有電容的情況下，這個(gè)諧振效應(yīng)還是會(huì)有一丟丟改善的，但是不會(huì)很多；

4，另外，也是最重要的，你需要知道諧振大概影響的頻段，如果你本來就只是10到25Gbps的信號(hào)，甚至更低，其實(shí)很多情況下你只是看著高頻會(huì)差，其實(shí)對(duì)你們所在速率信號(hào)的影響是非常小的，也不需要非常擔(dān)心這個(gè)情況哈！

一是通過增加電源的去耦電容，并注意調(diào)整其擺放位置；二是可以調(diào)整差分線的走線間距和走線層，通過減小過孔的耦合長(zhǎng)度，減小耦合帶來的影響。?

串繞變大主要是因?yàn)樾盘?hào)孔和電源孔的耦合路徑原因。通過盲孔，背鉆等工藝將信號(hào)路徑盡可能少的和電源孔耦合。也可以將電源孔用盲孔 ? 背鉆工藝優(yōu)化一下。要么將電源孔用更小的孔徑和盤徑也行。?

跟電源或者地網(wǎng)絡(luò)沒關(guān)系，主要問題還是電源孔的孔壁懸空成了天線，這么說吧，如果把這個(gè)電源孔換成只連了一個(gè)地平面的地孔，情況一樣糟糕?

你這個(gè)電源孔是有源的還是無源的呀，無源的話最多當(dāng)成一個(gè)stub，有源的話就得看電源噪聲的波動(dòng)了，要是紋波比較大的話，噪聲耦合到信號(hào)孔影響就很大，這種的最好加個(gè)電容隔離一下?

@ 神經(jīng)蛙

電源PIN加去耦電容；利用盲埋孔設(shè)計(jì)；或者調(diào)整電源過孔的扇出位置。

最好從串?dāng)_角度入手，優(yōu)化串?dāng)_：
1:加大兩信號(hào)之間的距離。如果信號(hào)不是滿pin 電源不是與信號(hào)交錯(cuò)，扇出方向看能不能避開
2:距離無法改變就減小兩信號(hào)之間的耦合長(zhǎng)度。此處是過孔的并行的長(zhǎng)度，把一個(gè)信號(hào)走淺層一個(gè)信號(hào)走深層，或者兩個(gè)都走淺層。看信號(hào)孔是否要背鉆??

@ Larson

如果bga內(nèi)部高速信號(hào)pin周圍有電源pin，那就采用埋盲孔方案吧。高速信號(hào)通過盲孔引向bga焊盤(附加電鍍填孔工藝)，然后在此高速信號(hào)周圍放置同樣地網(wǎng)絡(luò)的盲孔，“包圍”住高速信號(hào)。

@ Ben

1.差分孔間距:優(yōu)化差分孔間距，緊耦合情況下會(huì)降低電源噪聲干擾。
2.去耦電容:電源孔附近放置一個(gè)高頻電容去電源噪聲，減少干擾量。
3.使用盲埋孔設(shè)計(jì):利用盲埋孔，減少z軸上的耦合長(zhǎng)度。
4.優(yōu)化調(diào)整一下電源孔到信號(hào)孔之間的距離。
5.背鉆。遠(yuǎn)離跟盲埋孔差不多，也是為了減少z軸的耦合長(zhǎng)度。?

@ Trunktren

設(shè)計(jì)上過孔得做背鉆或者盲埋，讓高速信號(hào)的過孔深度短，減小其他電源平面對(duì)高速信號(hào)的影響；扇孔時(shí)高速信號(hào)盡量讓地孔包地，做到立體包地；工藝上還可以選擇更好的板材，減小損耗。?

@ 輕描淡寫

首先想到的就是添加去耦電容，減小電源阻抗，另一方面是保證電源平面和地平面相近，利用平板電容減小電源阻抗。不過對(duì)于20G這么高的頻率，分立電容應(yīng)該是沒有什么用處了。?

@ 絕對(duì)零度

在公眾號(hào)首頁輸入關(guān)鍵詞：2024積分

來看看你有多少積分了~

掃碼關(guān)注