了解電子設計自動化軟件如何在日益復雜的環境中加快產品上市時間，從而徹底改變高速數字設計。
關鍵要點：
高速數字 (HSD) 設計的復雜性源于消費電子、數據中心、汽車等關鍵行業的挑戰性需求。
HSD 需要管理日益小型化的集成電路 (IC) 和多層印刷電路板 (PCB) 中的電磁干擾和熱問題等復雜現象。
先進的 EDA軟件對于應對這種錯綜復雜的技術復雜性并取得市場成功至關重要。
隨著數據速度邁向數千兆位級，以及對數字系統的要求日益復雜，縮短產品上市時間的同時確保無差錯的可靠設計似乎已不可能。傳統的設計工具和實踐可能導致原型失敗、昂貴的返工、產品上市時間延遲、錯失市場機遇以及性能不佳。
正因如此，先進的EDA軟件不再是可有可無的。它們對于成功駕馭現代高速數字設計的復雜性，并按時按預算交付具有競爭力的產品至關重要。
那么，什么是 EDA？為什么需要它？高速數字設計面臨哪些挑戰？先進的EDA軟件如何應對這些挑戰？繼續閱讀，尋找答案。
EDA是什么意思？
?EDA是電子設計自動化（Electronic Design Automation）的縮寫?，指利用計算機輔助設計軟件完成超大規模集成電路芯片的功能設計、綜合、驗證、物理設計等流程的技術體系。??
電子設計自動化 (EDA)，也稱為電子計算機輔助設計 (ECAD)，是一類用于設計集成電路和印刷電路板等電子系統的軟件工具。這些工具協同工作，形成一個設計流程，芯片設計人員可以使用該流程來設計和分析整個半導體芯片。由于現代半導體芯片可能包含數十億個元件，因此 EDA 工具對于其設計至關重要。
圖 1. 迭代式 EDA工作流程
電子設計自動化EDA軟件簡化了電子電路和系統的設計流程、仿真和驗證。
這些電子計算機輔助設計 (ECAD) 工具可自動執行原理圖捕獲、仿真、布局、規則檢查和驗證等常見任務，從而減少工程工作量并避免錯誤。
什么是EDA軟件的“左移”理念？
EDA軟件的理念是“左移”。所有設計檢查必須盡早完成（即在時間軸上向左移動），以避免后期昂貴的原型設計和重新設計。“左移”要求能夠僅使用虛擬電路原理圖、虛擬布局、軟件模型和模擬器來分析和預測復雜的行為。
EDA軟件 和電子仿真對于可靠的高速數字系統的設計至關重要。
什么是電子仿真？
圖 2. 數字孿生在左移范式中實現復雜的仿真
仿真工具可以創建電路、子系統或電子系統的虛擬模型（數字孿生），用于模擬不同條件下的真實世界現象。
一些常見的類型包括電路級、電磁 (EM)、電熱和系統仿真。
EDA工具可以解決高速數字設計 (HSD) 電子設計中的哪些具體挑戰？
高速數字信號通常依賴于高頻 (HF) 模擬信號，這些模擬信號的復雜影響必須盡早進行建模、預測、仿真和緩解，以避免代價高昂的原型設計和返工。這正是EDA軟件的用武之地。
讓我們更詳細地探討一下關鍵的高速數字挑戰。
信號完整性挑戰
高速數字電路的線路和走線類似于傳輸線，會對信號產生影響。EDA軟件必須通過建模和緩解以下不利影響來確保信號完整性：
衰減：高頻 (HF) 數千兆位信號在信道和互連中會遭受顯著的衰減和色散損耗。在設計中集成均衡電路對于補償這些損耗至關重要。
反射：走線、過孔和連接器中的阻抗失配和不連續會導致信號反射。適當的阻抗匹配和阻抗控制的傳輸線至關重要。
串擾：走線之間的電磁耦合會導致干擾。最大限度地降低串擾至關重要，尤其是在較高的工作頻率下。
抖動：所有數字標準都要求非常低的抖動。例如，雙倍數據速率 (DDR5) 標準對隨機抖動的容差非常低。
符號間干擾 (ISI)：這是由于信道損傷引起的，需要均衡。
寄生效應：寄生電容、電阻和電感會顯著影響信號完整性。
通道效應：高頻效應會在電信和計算機系統的串行和并行總線中造成嚴重的信號衰減問題。
電源完整性挑戰
電源傳輸網絡 (PDN) 是數字 IC 和 PCB 布局的關鍵子系統。它確保所有其他子系統和組件能夠可靠地接收所需的電壓和電流，并將損耗降至最低。
理想的電源完整性具有以下關鍵目標：
最大限度地降低由于電源層和接地層電阻引起的直流 (DC) 電壓降（也稱為直流 IR 壓降）。
保持向負載提供干凈的電源，以滿足電壓和紋波規格。
確保 PDN 阻抗從直流到最高頻率分量保持平坦。
識別頻域中的電源軌阻抗峰值，以預測最壞情況的瞬態。
注意同步開關噪聲，因為它也會影響信號完整性。
避免瞬態噪聲。省電模式和數據突發會產生快速瞬態和電壓噪聲紋波。
電磁干擾和兼容性挑戰
降低電磁干擾 (EMI) 并最大程度地提高電磁兼容性 (EMC) 是汽車、航空電子、消費電子和工業物聯網 (IoT) 生態系統的必需要求。這些領域的設計人員在實現以下要求時面臨挑戰：
設計所有子系統和封裝時，務必采用適當的屏蔽和接地措施。
最大限度地降低輻射發射。
在設計階段的早期預測并降低所有潛在的 EMI 噪聲源。
分析傳導 EMI，以滿足 EMC 要求。
降低輸出擺幅，以降低串擾和 EMI 噪聲水平。
時序挑戰
時鐘和數據恢復 (CDR)、時序和同步是 HSD 的關鍵方面。需要解決的一些挑戰包括：
確保正確的時鐘信號分配
最小化時鐘偏差
滿足嚴格的時序預算
驗證所有時鐘元件是否滿足建立時間、保持時間和抖動要求
標準合規性挑戰
高速串行器-解串器 (SerDes) 數字系統必須遵循相關規范，包括：
以太網標準，例如數據中心網絡的 802.3dj 或汽車網絡的 802.3cy
內存標準，例如 DDR5 或 LPDDR5
外圍組件接口標準 (PCIe) 5.0 和 6.0 標準
通用串行總線 (USB) 標準，例如 USB4
消費電子標準，例如 MIPI 和高清多媒體接口
用于芯片組的通用芯片互連標準 (UCIe)
用于國防系統 EMI 和 EMC 的 MIL-STD-461F 標準
所有這些標準都對信號質量、眼圖模板合規性、抖動預算和其他方面提出了嚴格的要求。
由于合規性測試失敗可能會造成高昂的成本，因此直接在虛擬原型上模擬和分析這些方面至關重要。
散熱挑戰
在狹小空間內封裝更多元件會導致更高的功率密度、更高的溫度和散熱問題。此外，散熱管理取決于材料特性、元件密度、布局和其他條件。
在集成電路領域，像環柵晶體管這樣的技術進步帶來了新的散熱問題。
在所有這些情況下，了解熱量在輻射、對流和傳導效應下的流動方式至關重要。
半導體設計挑戰
圖 3. 傳統 SoC 設計與基于芯片集的設計
SoC 集成度的不斷提高，或 2.5D/3D 芯片集設計以及日益密集的封裝，導致了復雜的電磁耦合效應。
確保芯片集的晶粒間 (D2D) 互連可互操作且可靠工作是一項挑戰。
PCB設計有哪些挑戰？
現代 PCB 日益復雜且層數眾多。設計人員需要驗證布局幾何的各個方面，以避免串擾和損耗。我們可以從以下事實來了解 PCB 的復雜性：早在 2018 年，一些計算機主板就已經擁有多達 32 層、8,000 個網絡和 12,000 個組件。
數據手冊的局限性
數據手冊通常無法揭示快速 PDN 的最壞情況電壓噪聲紋波。數據手冊中使用的傳統階躍負載瞬態測試可能無法發現導致較大電壓紋波的諧振頻率或受迫響應。
工程挑戰
常見的工程和流程挑戰概述如下：
需要不同供應商提供的專用EDA軟件，但它們之間無法很好地集成。通常需要手動傳輸、轉換和處理數據才能實現互操作。
將仿真輸出與物理設計測試的測量結果關聯起來可能非常耗時。
上市時間的壓力要求更短的設計周期和高效的設計流程。
復雜的仿真需要大量的計算資源和配置工作。
設計必須滿足許多法律、法規和安全要求。
產品復雜性的增長速度遠遠超過了經驗豐富的工程人員的增長速度。
EDA軟件的高級功能如何實現卓越的高速數字設計？
圖 4. 使用 Keysight ADS 進行信號完整性測試
主流 EDA軟件提供了一些功能來仿真高速數字 IC設計和PCB設計。我們之前已經介紹過 IC 和 PCB 設計的高級 EDA 工作流程。
然而，它們也存在一些局限性。例如，傳統的仿真器無法處理高速數字系統 (HSD) 設計，因為它們的輸入/輸出電路過于復雜，設計空間過大。對于包含 10,000 到 50,000 個晶體管的邏輯模塊，它們可能需要數小時甚至數天才能提供有用的結果。
未經同意，請勿轉載。
