—功率半導體“More silicon”發展仍具有強大的生命力

張波 教授， 章文通 教授

電子科技大學

電能是當今社會最重要的終端能源。功率半導體是電能轉換的“心臟”，全球75%以上的電能需經過功率半導體進行轉換后才能供各種設備使用。其中，功率MOSFET和以其為核心的高壓集成芯片應用最廣。數據中心、消費電子、可再生能源、軌道交通、電動汽車以及智能電網等新興市場和應用場景，正成為推動功率半導體市場增長的強大引擎。

本文全面評述了硅基功率半導體技術的現狀及其未來發展趨勢，重點探討了其技術演變背后的物理基礎，并提出了推動其未來發展的三大驅動力。

一、引言

硅基功率半導體技術主要包括功率半導體器件技術和功率集成電路（IC）技術兩大類。前者涉及分立器件和模塊技術，后者涵蓋電源管理和驅動IC技術。根據2022年的市場數據，兩類技術的市場份額分別為48.9%和51.1%，如圖1所示。盡管功率半導體行業呈現硅材料與寬禁帶半導體材料（如碳化硅、氮化鎵、氧化鎵等）并行發展的態勢，但硅基功率半導體由于成熟的制造工藝、有競爭力的成本優勢及完善的產業鏈生態，目前仍占據市場主導地位，并預計在未來5到10年內繼續保持這一領先地位。

圖1. 硅基功率半導體及其全球市場規模

二、硅基功率半導體器件的演變

功率半導體器件可視為耐壓層（voltage sustaining layer，VSL）和相應的低壓控制器件組成的串聯結構。硅基功率半導體器件的演變主要集中在對耐壓層的優化，以實現更高的關態耐壓V_B、更低的開態比導通電阻R_on,sp以及更快的開關速度。根據內部不同的電荷分布，目前已經發展出三種類型的耐壓層：

a.阻型耐壓層（R-VSL），包含電離的施主或受主電荷；

b.結型耐壓層（J-VSL），包含內部PN結，同時含有電離的施主和受主電荷；

c.容型耐壓層（C-VSL），包含金屬-絕緣層-半導體（MIS）耦合電荷及電離電荷。

功率半導體器件耐壓層演變主要有三種途徑：

1. 臨界電場E_c下的電場分布優化。由于碰撞電離率強烈依賴于電場強度，雪崩擊穿主要由峰值電場區決定。因此，必須盡可能減小峰值電場以達到最佳V_B。典型的技術包括結端技術（JTT）和降低表面電場（RESURF）技術。

2. 內部電荷平衡下的摻雜濃度提升。功率半導體器件摻雜濃度提升的機制是在臨近正電荷區域引入相反電荷，使得原本延伸到耐壓層邊界之外電通量終止到耐壓層內部，從而有效縮短電場線。因此，通過保持內部電荷平衡可以實現高摻雜濃度。這些正、負電荷可以是J-VSL中的電離電荷或C-VSL中的耦合電荷。

3. 開態非平衡載流子調制實現電導增強。可通過僅在導通狀態下引入非平衡載流子來提高半導體導電性。引入非平衡載流子典型方法包括絕緣柵雙極晶體管（IGBT）中PN結大注入電導調制，或者積累型器件中通過MIS結構引入積累層電荷。

所有耐壓層都可以與各種低壓控制單元結合，形成分立或集成器件。圖2總結了耐壓層結構、電場分布以及典型器件。

圖2. 三種耐壓層、對應的電場分布及采用不同耐壓層的典型硅基功率半導體器件結構

基于上述演化途徑，論文評述了各種硅基功率半導體技術的發展。

三、硅基功率半導體技術

硅基功率半導體器件發展歷程已逾70年。1952年，硅整流器問世，隨后晶閘管和功率雙極型晶體管（BJT）相繼出現。自20世紀70年代末以來，出現了三種重要結構：雙擴散金屬氧化物半導體（DMOS）、絕緣柵雙極型晶體管（IGBT）^[1]和超結（SJ）^[2]。功率半導體器件可根據其結構分為垂直型和橫向型，如VDMOS和LDMOS、IGBT和LIGBT。垂直型功率半導體器件主要用作分立器件，而橫向型功率半導體器件則是功率集成電路中的核心單元。

A. 功率半導體分立器件技術

1. 功率MOSFET

功率MOSFET主要分為平面型、溝槽型和超結型三種，如圖3(a)所示。VDMOS作為早期的主要結構，至今仍在不斷發展。如在高壓應用領域，IXYS公司在2012年推出了一款1500V VDMOS產品。此后，其電壓等級進一步擴展至2500V甚至4700V^[3]。

超結作為一種典型的J-VSL，被譽為功率MOSFET的“里程碑”，已實現大規模商用^{[4], [5]}。傳統觀點認為，在關斷狀態下，交替排列的N柱和P柱達到電荷平衡，從而使整個超結區域完全耗盡。基于此，功率MOSFET導通電阻（R_on,sp）與擊穿電壓（V_B）之間的矛盾關系從傳統R_on,sp∝V_B^2.5的指數“硅極限”^[1]改善為R_on,sp∝V_B^1.32 [6]。

我們通過深入分析可變電荷場調制機理，發現了超結的非全耗盡NFD耐壓新模式，獲得最低R_on,sp，理論突破現有指數式“硅極限”關系，創立R_on,sp∝V_B^1.03的“準線性”新關系^[7]，該理論已在分立和集成的超結器件中成功推廣應用。

如圖3(b)所示，溝槽柵作為低壓功率MOSFET的基本結構，廣泛應用于直流-直流（DC-DC）轉換^[8]。減小元胞（Cell）尺寸可以降低R_on,sp，但同時單元密度的增加導致柵極電荷Q_g（開關損耗）增加。業界已報道的多種量產器件中均采用了低Q_g技術，如德州儀器的NexFET產品結合了高頻RF LDMOS技術和類似于超結的電荷平衡概念^[9]，內部的N⁺sink層實現了雙面散熱，且橫向淺結有助于工藝集成。分離柵結構代表了主流低壓功率MOSFET發展方向，它最初僅用于實現降低Q_g的屏蔽功能，現已演變為一種結合電荷平衡的新耐壓結構。英飛凌的OptiMOS將分離柵與自對準接觸孔技術相結合，實現了極低的品質因數（FOM）。與早期產品相比，第七代OptiMOS產品相同面積下R_on,sp降低了10倍以上^[10]。

圖3. 硅基分立功率MOSFET發展（a）R_on,sp降低技術；（b）Q_g降低技術。

2.功率 IGBT

絕緣柵雙極型晶體管（IGBT）通過開態大注入非平衡載流子來降低導通損耗，但這將增加關斷損耗E_off。因此，IGBT設計的關鍵在于導通電壓降V_on和關斷損耗E_off之間的性能折中，并推動了多代IGBT的創新^[11]。

如圖4所示，IGBT從最初的高阻各向異性厚外延穿通（PT）結構，發展到采用單晶襯底的非穿通（NPT）結構，再進一步演變為減薄晶圓實現的場截止（FS）結構和SJ-IGBT。我們近期報道的一種基于45μm薄硅層的650V SJ-IGBT^[12]，該器件實現了超過650A/cm2的電流密度，呈現出優異的電性能和可靠性，并已初步實現商業化。IGBT結構發展主要包括柵極工程和集電極工程，并結合載流子壽命控制工程精確控制載流子分布。目前，溝槽柵、FS結構、虛擬柵和微結構（Micro-structure）已成為IGBT先進產品標配。在高功率應用中，IGBT的功率能力已從10MW、16MW提升至20MW以上。

在應用中，開關器件IGBT通常與續流二極管（FWD）并聯。多種新型FWD結構，如發射極控制（EmCon）二極管、淺陽極結構（SAS）二極管和軟穿通（SPT）二極管等已成功應用于IGBT模塊中^[1]、[11]。IGBT與FWD的集成可以形成反向導通（RC）IGBT結構^[13]。然而，由于導電模式從單極過渡到雙極，RC-IGBT在導通狀態下可能會遇到電流回跳（Snapback）問題。為減輕回跳現象，已報到了多種器件結構以控制開啟過程中單極/雙極電流比例。典型結構包括雙模絕緣柵晶體管（BIGT）、SJ RC-IGBT、浮動P區溝槽氧化層RC-IGBT和帶間隧穿效應RC-IGBT等。近期，RC-IGBT已在混合動力電動汽車和插電式混合動力汽車系統中得到應用^[14]。

圖4. (a) IGBT從PT、NPT、FS到超結的發展歷程；(b) 通過柵極工程和發射極載流子增強技術優化V_on；(c) 采用透明陽極、RC-IGBT等控制陽極注入效率并降低E_off。

3.功率二極管等其他器件

功率二極管是電力電子電路中的基本器件，用于整流、箝位和續流等。傳統功率二極管主要為PiN二極管和肖特基勢壘二極管（SBD）。通過結合PiN二極管和SBD的優點，新型功率二極管旨在提高電力電子電路的整體性能和效率。基于大規模集成（VLSI）工藝，許多新型二極管如結勢壘肖特基（JBS）、MPS（Merged PiN/Schottky）、超勢壘整流器（SBR）、溝槽MOS勢壘肖特基（TMBS）及Qspeed^TM等已被開發并廣泛應用于市場中^[1], [15]。

此外，其他硅基功率半導體器件也在不斷發展。功率雙極型晶體管（BJT）盡管存在二次擊穿、熱容量受限及電流過載能力較低等缺點，且學術界普遍認為功率MOSFET和IGBT將完全取代功率BJT，但由于BJT成熟的制造工藝、高成品率及成本效益，在當前商用功率開關器件領域仍占有一席之地。功率晶閘管雖只占2%的市場份額，目前仍是商業化電壓和電流容量最高的功率半導體器件，單個晶閘管可實現最大V_B為12kV和最大電流為10kA ^{[16], [17]}。基于晶閘管技術發展的集成門極換流晶閘管（IGCT）也已應用于電網直流斷路器中，顯示出其顯著提升直流輸電系統性能的潛力^[18]。

B. 功率集成技術

功率集成芯片的發展趨勢是采用集成電路工藝，將單個或多個功率半導體器件、控制電路和保護電路集成在單芯片上，從而實現功率和控制與保護功能的集成。過去十年間，功率半導體集成電路一直占據著整個功率半導體芯片市場的半壁江山。功率IC的設計方法涉及功率半導體器件、制造工藝、芯片級電路設計以及系統級功率轉換技術的融合：

1.功率集成器件技術

功率集成器件是功率集成電路的核心。LDMOS和LIGBT是最常用的集成器件，為實現單片集成，這些器件通常在同一硅襯底或絕緣體上硅（SOI）襯底上制造，且高電壓電極位于器件表面。圖5(a)展示了硅基集成器件技術發展。降低表面場RESURF技術已經從單重（S-）RESURF發展到雙重（D-）、三重（T-）乃至多重（M-）RESURF技術^[19]。超結技術也被引入RESURF器件中，以進一步降低R_on,sp^{[20], [21]}。集成超結的研究熱點是緩解（或消除）襯底輔助耗盡（SAD）效應，在提高V_B的同時降低R_on,sp。目前集成超結的元胞寬度已縮小至亞微米范圍^[22]，R_on,sp相比T-RESURF的理論極限降低了60%以上^[23]。

借鑒超結的二維場分析方法，我們深入研究了三維場調制機制，采用MIS元胞替代超結元胞，提出一種均場（Homogenization field, HOF）結構^[24]。HOF器件具有二維周期性分布，其特殊的MIS耗盡在實現高V_B和低R_on,sp的同時，提高了工藝容差，目前已獲得非常優異的仿真和實驗結果^{[25], [26]}。

為滿足大電流應用需求，集成功率半導體器件通常設計為叉指狀結構。這種設計在終端指尖處引入了曲率效應，導致器件提前擊穿。圖5(b)展示了叉指狀結構終端設計的幾種方法，包括增大曲率半徑或引入補償電荷以建立新的電荷平衡^{[27], [28]}。我們最近發明了襯底終端技術（STT）和介質終端技術（DTT）^[29], [30]，其中STT已在集成器件中實現規模量產。

上述系列技術在優化表面電場方面效果顯著，且其理論與工藝均已相對成熟。當表面擊穿問題得以解決后，體內擊穿成為限制器件縱向耐壓的主要瓶頸。為此，我們建立了體內場調制理論，包括SOI基高壓器件介質場增強（ENDIF）和體硅高壓器件體內場降低（REBULF），并已在部分商業產品中得到應用^{[31], [32], [33]}。ENDIF通過增強埋層介質電場并調制頂層硅電場，提高了器件的縱向耐壓V_B；REBULF則通過在襯底中集成一個或多個反向PN結形成體內縱向結終端來提升V_B。

圖5. (a) 從RESURF、SJ到HOF的硅基集成器件結構；(b) 不同叉指狀結構終端技術。

2. 功率集成工藝技術

功率集成電路的制造工藝屬于集成電路特色工藝，是一種將高壓功率半導體器件與低壓電路單片集成的工藝技術。其中，Bipolar-CMOS-DMOS（BCD）是最具代表性的功率集成電路制造工藝技術^{[19], [33]}。典型的商用BCD工藝如圖6所示。該工藝將雙極模擬電路、CMOS邏輯電路和DMOS高壓功率半導體器件集成在單個芯片上，實現了多種工作模式的器件集成。

圖6. 典型BCD工藝示意圖。該平臺集成了不同耐壓級別的Bipolar、CMOS和DMOS器件

功率集成工藝涉及的關鍵技術包括功率DMOS器件技術、高低壓兼容技術、隔離技術和高低電壓互連（HVI）技術。

（1）高低壓兼容技術

BCD高低壓兼容技術的質量和水平直接影響功率集成電路的性能、成本及功耗。以交響樂為喻，高低壓兼容技術猶如指揮家，每個器件則如同樂器，其協調性對于整個電路系統的和諧運作至關重要。高低壓兼容技術涉及在不同工作模式下實現各器件的最佳設計，并通過減少光掩模數量降低成本，優化工藝減小工藝偏差，提高產品一致性。同時，還需全局優化熱預算，以實現針對不同模式器件所需的差異化雜質分布。

（2）隔離技術

功率集成電路中包含多種電壓等級的多模器件，需采用適當的隔離技術以保障性能。常見的隔離技術有自隔離、結隔離和介質隔離三種。自隔離技術利用晶體管與襯底之間自然形成的PN結，通過將PN結維持在反偏狀態以實現隔離，通常這種自隔離可以通過接地源端的共源連接來實現。結隔離技術通過深結P型摻雜擴散形成與P襯底相連的隔離島，并將器件制造在這些隔離島上，結隔離允許器件的源電壓超過地電位，從而為功率集成電路設計提供了更大的靈活性。然而自隔離和結隔離技術常常面臨隔離面積較大、高溫下反向漏電流顯著以及PN結面積增大導致的高寄生電容等問題。相比之下，介質隔離技術通過介質層實現器件的物理分離，包括淺溝槽隔離（STI）、深溝槽隔離（DTI）及基于SOI襯底的全介質隔離，介質隔離技術形成由絕緣體包圍的硅島，顯著降低了器件間的串擾和寄生，減輕閂鎖（Latch-up）效應，提升電路速度。

（3）HVI技術

為了從低壓側向高壓側傳輸控制信號，HVI通常會穿越LDMOS表面或高低電壓隔離區。然而，在靠近低電位一側，HVI引入的額外電通量會產生顯著的高電場，進而導致耦合電荷增加，破壞器件耐壓層電荷平衡，最終降低V_B。為此，發展出兩類解決方案：一是采用厚介質和自屏蔽方法以減少耦合電荷；二是通過摻雜電荷或耦合電荷補償方法來恢復電荷平衡^[34]。通過這些技術，成功實現了從400V到1600V的HVI。

四、功率半導體“More silicon”發展

電能管理應用場景的多樣性導致功率半導體特性呈現定制化特點，因此，在評估功率半導體的性能時，其基本原則是“沒有最好，只有最合適”（no best, just suitable）。在可預見的未來，硅基功率半導體將繼續保持強勁的發展勢頭。基于對器件物理與產業趨勢的深入思考，我們提出功率半導體“More silicon”發展的三種驅動力：

1.新機制

將新發現的物理機制整合到現有的功率半導體器件中，并不斷擴展其應用范圍，是推動硅基功率半導體器件發展的第一種驅動力。例如，超結機理引入集成器件后，其元胞寬度從2~3μm縮小到0.2~0.3μm，從而在20~1000 V的工作電壓范圍內顯著提升了器件性能。基于HOF^[24]或高k介電材料^[35]的C-VSLs也正經歷類似的發展軌跡。未來，可以將其他新機制，如量子效應、應變遷移率增強或體反型等整合到新型硅基器件的開發中。

2.新技術

引入更先進的工藝節點技術是推動硅基功率半導體器件發展的第二種驅動力。例如，先進的BCD工藝已采用40~22 nm技術^[36]，從而使數字邏輯部分更加緊湊。通過微縮元胞和各種周期性結構（如IGBT和分離柵器件的控制柵極），可以顯著提升器件性能。近年來，12英寸晶圓、背面減薄工藝、銅互連以及高k、低k介電材料等先進工藝技術已被廣泛應用于硅基功率半導體器件中。結合先進的微納制造工藝，預期將持續優化硅基功率半導體器件性能。硅基功率半導體技術還可與其他半導體材料技術實現三維異質集成，充分發揮不同材料器件之間的互補優勢，從而顯著提高整體性能。例如，通過高性能硅PMOS與氮化鎵HEMT的異質集成，可以克服氮化鎵HEMT器件中P型摻雜激活率低及空穴遷移率不足所帶來的技術挑戰，進而與硅基邏輯控制和模擬驅動相結合，實現性能更加優異的功率轉換芯片^[37]。

3.新應用

功率半導體的性能與其特定應用場景密切相關。因此，針對多樣化應用需求進行定制設計是推動硅基功率半導體發展的第三種驅動力。隨著可再生能源、汽車電子、光伏儲能及數據中心等新興應用的不斷涌現，相應的定制化性能優化方案隨之應運而生。同時，根據不同應用，轉換效率、耐久性和可靠性等其他指標也會進行調整。例如，面向汽車電子的設計必須適應高溫環境的高可靠要求，如我們與企業合作正開發的200℃以上SOI高壓BCD工藝。這些新應用場景必將推動相關硅基功率半導體器件發展。

五、結論

本文評述了硅基功率半導體技術的現狀與未來發展趨勢，概述了耐壓層演變的三條途徑，展望了功率半導體器件和功率集成電路的技術發展。硅基功率半導體技術仍將繼續發展，并預計在未來相當長一段時間內繼續保持其在全球市場中的領先地位。在新機制、新技術和新應用的推動下，硅基功率半導體“More silicon”將與寬禁帶半導體器件為代表的“More than silicon”一起協同發展，為人類提供更加精細的電能管理。

致謝

作者對李肇基教授深入且富有意義的討論表示誠摯的感謝。

作者簡介

張波，教授，博士生導師，電子科技大學功率集成技術實驗室主任，電子科技大學集成電路研究中心主任，電子薄膜與集成器件全國重點實驗室副主任。以第一完成人分別獲2010年度和2023年度國家科技進步二等獎；在電子器件領域頂級刊物IEEE Electron Device Letters （EDL）和IEEE Transactions on Electron Devices （T-ED）上共發表論文170余篇，并帶領團隊在功率半導體領域最具影響力國際學術會議ISPSD上9次居全球發表論文數第一；團隊產學研合作卓有成效，面向市場研發出200余種功率半導體器件與功率集成電路，為合作企業新增直接經濟效益數百億元，推動了中國功率半導體產業發展。

Reference

[1].Baliga B J, “Fundamentals of power semiconductor devices,” Springer Science & Business Media, 2010.

[2].X. Chen, “Semiconductor power devices with alternating conductivity type high-voltage breakdown regions,” U.S. Patent 5 216 275, Jun. 1, 1993.

[3].IXYS CORPORATION. “High Voltage Power MOSFET IXTL2N470,” 2016, https://www.mouser.cn/datasheet/2/240/media-3319815.pdf

[4].L. Lorenz, et al.,“COOLMOS^TM-a new milestone in high voltage power MOS,” 11th International Symposium on Power Semiconductor Devices and ICs, Toronto, ON, Canada, 1999, pp. 3-10, doi: 10.1109/ISPSD.1999.764028.

[5].F. Udrea, et al., “Superjunction Power Devices, History, Development, and Future Prospects,” IEEE Transactions on Electron Devices, vol. 64, no. 3, pp. 713-727, March 2017, doi: 10.1109/TED.2017.2658344.

[6].X. B. Chen, et al.,“Optimization of the specific on-resistanceof the COOLMOS,” IEEETransactions on Electron Devices, vol. 48, no. 2, pp. 344–348, 2001.

[7].W. Zhang, et al., “The R_ON,min of Balanced Symmetric Vertical Super Junction Based on R-Well Model,” IEEE Transactions on Electron Devices, vol. 64, no. 1, pp. 224-230, Jan. 2017, doi: 10.1109/TED.2016.2632113.

[8].R. K. Williams, et al.,“The Trench Power MOSFET: Part I—History, Technology, and Prospects,” IEEE Transactions on Electron Devices, vol. 64, no. 3, pp. 674-691, March 2017, doi: 10.1109/TED.2017.2653239.

[9].S. Xu, et al., “NexFET a new power device,” 2009 IEEE International Electron Devices Meeting (IEDM), Baltimore, MD, USA, 2009, pp. 1-4, doi: 10.1109/IEDM.2009.5424400.

[10].Infineon, “NEW! OptiMOS? 7 Technology,” Munich, Germany. Nov. 2023, https://www.infineon.com/cms/en/product/promopages/new-optimos-7-technology/

[11].N. Iwamuro and T. Laska, “IGBT History, State-of-the-Art, and Future Prospects,” IEEE Transactions on Electron Devices, vol. 64, no. 3, pp. 741-752, March 2017, doi: 10.1109/TED.2017.2654599.

[12].Y. Wu et al., “650 V Super-Junction Insulated Gate Bipolar Transistor Based on 45 μm Ultrathin Wafer Technology,” IEEE Electron Device Letters, vol. 43, no. 4, pp. 592-595, April 2022, doi: 10.1109/LED.2022.3154782.

[13].E. M. Findlay and F. Udrea, “Reverse-Conducting Insulated Gate Bipolar Transistor: A Review of Current Technologies,” IEEE Transactions on Electron Devices, vol. 66, no. 1, pp. 219-231, Jan. 2019, doi: 10.1109/TED.2018.2882687.

[14].J. Okawara, et al., “Design of 1200-V RC-IGBT for TOYOTA's 5th generation HEV/PHEV systems,” 2023 35th International Symposium on Power Semiconductor Devices and Ics (ISPSD), Hong Kong, 2023, pp. 151-154, doi: 10.1109/ISPSD57135.2023.10147591.

[15].Q. Yuan, et al.,“Silicon Power Diode Devices, Development and Future Prospects,” 2018 10th International Conference on Communications, Circuits and Systems (ICCCAS), Chengdu, China, 2018, pp. 25-28, doi: 10.1109/ICCCAS.2018.8769210.

[16].Q. Yi, et al.,“Transient Current Balancing of Parallel IGCTs in 10-kV/10-kA Hybrid DC Circuit Breaker,” IEEE Transactions on Industrial Electronics, vol. 70, no. 10, pp. 10055-10065, Oct. 2023, doi: 10.1109/TIE.2022.3220912.

[17].X. He, et al.,“A 12-kV High-Voltage Semiconductor Switch Based on 76-mm Reverse-Switching Dynistors,” IEEE Transactions on Plasma Science, vol. 39, no. 1, pp. 285-287, Jan. 2011, doi: 10.1109/TPS.2010.2047870.

[18].C. Xu, et al.,“Ultra-Low Reactive Power Operation and Control Strategy of Hybrid Line Commutated Converter Based on IGCT for HVdc Application,” IEEE Transactions on Industrial Electronics, vol. 70, no. 12, pp. 12926-12932, Dec. 2023, doi: 10.1109/TIE.2023.3236116.

[19].D. Disney, et al., “High-Voltage Integrated Circuits: History, State of the Art, and Future Prospects,” IEEE Transactions on Electron Devices, vol. 64, no. 3, pp. 659-673, March 2017, doi: 10.1109/TED.2016.2631125.

[20].B. Zhang, et al., “SLOP-LDMOS - a novel super-junction concept LDMOS and its experimental demonstration,” 2005 International Conference on Communications, Circuits and Systems, 2005., Hong Kong, China, 2005, pp. 1402, doi: 10.1109/ICCCAS.2005.1495367.

[21].B. Zhang, et al., “High-Voltage LDMOS With Charge-Balanced Surface Low On-Resistance Path Layer,” IEEE Electron Device Letters, vol. 30, no. 8, pp. 849-851, Aug. 2009, doi: 10.1109/LED.2009.2023541.

[22].W. Zhang, et al., “Experiments of Sub-Micron Superjunction Devices With Ultra-Low Specific On-Resistance,” IEEE Electron Device Letters, vol. 44, no. 7, pp. 1160-1163, July 2023, doi: 10.1109/LED.2023.3274514.

[23].M. Iqbal, et al., “On the static performance of the RESURF LDMOSFETS for power ICs,” 21st International Symposium on Power Semiconductor Devices & IC's, Barcelona, Spain, 2009, pp. 247-250, doi: 10.1109/ISPSD.2009.5158048.

[24].B. Zhang, et al., “Novel Homogenization Field Technology in Lateral Power Devices,”IEEE Electron Device Letters, vol. 41, no. 11, pp. 1677-1680, Nov. 2020, doi: 10.1109/LED.2020.3023688.

[25].W. Zhang, et al., “Novel Bulk Homogenization Field Devices with Reducing Process Difficulty,” IEEE Electron Device Letters, doi: 10.1109/LED.2024.3404134.

[26].W. Zhang, et al., “A New Type of Homogenization Field Power Semiconductor Devices,” IEEE 16th International Conference on Solid-State & Integrated Circuit Technology (ICSICT), Nangjing, China, 2022, pp. 1-4, doi: 10.1109/ICSICT55466.2022.9963179.

[27].Z. Li, et al., “A Controllable High-Voltage C-SenseFET by Inserting the Second Gate,” IEEE Transactions on Power Electronics, vol. 26, no. 5, pp. 1329-1332, May 2011, doi: 10.1109/TPEL.2010.2093152.

[28].S. H. Lee, et al., “700V Lateral DMOS with New Source Fingertip Design,”20th International Symposium on Power Semiconductor Devices and IC's, Orlando, FL, USA, 2008, pp. 141-144, doi: 10.1109/ISPSD.2008.4538918.

[29].M. Qiao, et al., “A novel substrate termination technology for lateral double-diffused MOSFET based on curved junction extension,” Semiconductor Science and Technology, vol. 29, no. 4, pp. 1-8, 2014, doi: 10.1088/0268-1242/29/4/045002

[30].W. Zhang, et al., “Mechanism and Experiments of a Novel Dielectric Termination Technology Based on Equal-potential Principle,” 32nd International Symposium on Power Semiconductor Devices and ICs (ISPSD), Vienna, Austria, 2020, pp. 38-41, doi: 10.1109/ISPSD46842.2020.9170124.

[31].B. Zhang, et al., “Field Enhancement for Dielectric Layer of High-Voltage Devices on Silicon on Insulator,” IEEE Transactions on Electron Devices, vol. 56, no. 10, pp. 2327-2334, Oct. 2009, doi: 10.1109/TED.2009.2028405.

[32].B. Duan, et al., “Complete Accumulation Lateral Double-Diffused MOSFET With Low ON-Resistance Applying Floating Buried Layer,” IEEE Transactions on Electron Devices, vol. 69, no. 2, pp. 658-663, Feb. 2022, doi: 10.1109/TED.2021.3134602.

[33].B. Zhang, et al.,“Review of technologies for high-voltage integrated circuits,” Tsinghua Science and Technology, vol. 27, no. 3, pp. 495-511, June 2022, doi: 10.26599/TST.2021.9010035.

[34].Qiao Ming, et al. “A review of HVI technology,”Microelectronics Reliability, vol. 54, no. 12, pp: 2704-2716, Aug. 2014, doi: https://doi.org/10.1016/j.microrel.2014.07.140.

[35].X. Chen, “Super-junction voltage sustaining layer with alternating semiconductor and high-K dielectric regions,” U.S Patent 7 230 310, Jun. 12, 2007.

[36].TSMC, “Specialty Technology of BCD,” Taiwan, China, https://www.tsmc.com/english/dedicatedFoundry/technology/specialty/bcd.

[37].H. W. Thenet al., “DrGaN: an Integrated CMOS Driver-GaN Power Switch Technology on 300mm GaN-on-Si with E-mode GaN MOSHEMT and 3D Monolithic Si PMOS,” International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2023, pp. 1-4, doi: 10.1109/IEDM45741.2023.10413680.

期刊介紹

《IEEE Electron Devices Magazine》是IEEE電子器件學會（EDS）的旗艦雜志。雜志為季刊，每期邀請學術界和產業界的領軍人物就電子器件及其應用領域的歷史、現狀和戰略撰寫專欄文章。