在高速數字和模擬電路中，保持信號保真度至關重要。這需要詳細了解印刷電路板 (PCB) 上的阻抗控制和高速布線。
什么是走線阻抗？
走線阻抗是電信號路徑中所有電阻和電抗分量的總和。理想情況下，傳輸線的特性阻抗應與發射器和接收器精確匹配，以保證信號被完全吸收而不會反射或衰減。
單端和差分阻抗
對于單端 I/O 信號傳輸，常見阻抗為 50 歐姆。然而，某些應用（如模擬 CATV 視頻信號）可能需要不同的阻抗值，例如 75 歐姆。對于高速差分信號，在信號對之間保持一致的 100 歐姆差分阻抗至關重要。USB、HDMI 和 JESD204B 等標準規定了此阻抗的容差。
您需要阻抗控制嗎？
確定是否需要阻抗控制取決于您的具體應用和信號要求。以下是一些關鍵考慮因素：
高速信號：如果您的設計涉及高速數字或模擬信號，阻抗控制對于維持信號完整性至關重要。
信號完整性要求：需要精確信號完整性的應用，例如高頻通信協議（USB、HDMI、以太網），通常需要受控阻抗。
長信號路徑：長信號路徑的設計中，傳輸線效應變得十分顯著，阻抗控制可以防止信號衰減。
差分對：如果您的設計使用差分對進行通信（例如，LVDS，USB，HDMI），則保持一致的差分阻抗至關重要。
如果您的設計屬于上述任何類別，則很可能需要實施阻抗控制以確保最佳性能和可靠性。
什么是高速布線？
“高速布線”是指布線 PCB 走線以盡量減少高速信號中的寄生效應。高速信號的波長等于或小于走線長度的四倍。正確的設計對于避免問題至關重要，尤其是在復雜的 PCB 設計中。
現代數字設計面臨的挑戰
現代數字設計通常涉及高速信號。數字信號（尤其是方波）包含時鐘頻率以外的高階頻率，從而可能產生類似 RF 的效應。這些效應可能會扭曲信號邊緣并導致錯誤轉換或信號振鈴。
高速布線中的潛在問題
阻抗
電阻器并不是唯一會產生阻抗的電子元件。電容器和電感器產生的阻抗取決于幾何形狀、通過它們的信號頻率以及元件規格。銅線也會產生較小的阻抗值。
雜散電容器
如果電流連續交變，電容器就可以承載電流。只要電壓交變，電容器還可以傳導各種信號類型。電容值決定了可以流過的電流量。這就是上文提到的電容器阻抗的來源。
PCB 上金屬部件的幾何形狀將在兩個導電表面相互面對且兩者之間有非導電電介質（空氣、PCB 基板、塑料等）的地方形成非預期電容。兩個表面的面積、它們之間的距離以及非導電電介質都會影響形成的電容。
寄生電容和電感
PCB 上的走線和信號路徑易受這種寄生電容效應的影響。在這種情況下，PCB 基板充當電容器的非導電介電材料。PCB 基板由編織成薄片的纖維材料組成，然后用樹脂浸漬。所采用的編織類型和樹脂可能導致與基板之間形成的電容產生方向相關的差異。
雜散電感器：電感器是繞成線圈的導體。但是，即使是直的銅線也會有一定的電感。走線路徑中的彎曲和螺旋形狀會增加這種電感，而元件中的鐵磁材料也會增加電感。
傳輸線：模擬這些電容、電感和電阻對走線的寄生效應的一種有用方法是將走線視為傳輸線。傳輸線模型是互連電阻、電感和電容的標準化網絡，具有特定的排列和值，符合通常如上所述形成的雜散阻抗。
反射和串擾
沿傳輸線流動的電流被建模為電流波，當我們處于高速或高頻范圍時，這種建模更為準確。傳輸線中可能發生行波現象，如果信號在沿傳輸線傳輸時遇到阻抗的突然變化，則會產生反向反射。在較高頻率下，這種反射可能會完全消除原始信號，甚至損壞源驅動器。
串擾：高速設計中最常見的問題之一是一條走線上的信號通過走線之間形成的非預期寄生電容“泄漏”到另一條走線上，從而造成干擾。有時，串擾是由一條走線充當發射天線，另一條走線充當接收天線引起的。在這種情況下，走線之間的空間可能大得多。這兩種情況都會在不需要的地方產生信號，而且這種干擾信號通常很難通過濾波等輔助手段去除。
信號衰減和反射：導體形成的雜散電感有時可能足夠大，從而對信號通過導體的流動產生顯著的阻抗。這種阻抗會像普通電阻一樣限制信號電流。頻率在這里非常重要，走線阻抗的幅度在較高頻率下可能要大得多。
接地和信號延遲不一致
如前所述，信號遇到阻抗突變時，會發生傳輸線反射現象，從而將部分信號電流向后發送，降低前向波的強度。根據網絡的布置，電壓或電流可能會累積到意外的高值，從而可能損壞電路中的元件。
接地不一致：阻抗較高的走線會產生不同的接地電位，從而嚴重破壞系統接地的目的。接地走線可能成為串聯電感鏈，呈現出略微不同的接地阻抗。該鏈將導致每個接地的電壓水平與實際接地不同，也不同于任何其他“接地”連接。產生的差異取決于鏈中流動的總電流，這可能會加劇問題。電路的接地變得不可預測。
大多數電路設計都假設所有接地連接都處于相同的電壓電位。如果接地連接處于不同的電壓水平，則幾乎肯定會出現故障和不穩定行為。不同電壓水平的接地點之間也會出現循環電流，從而形成接地環路。不一致的接地會通過創建不必要的反饋路徑（可能刺激不必要的振蕩）對具有高增益的電路部分造成真正的破壞。
信號延遲：當電路的整體速度增加到傳播時間延遲與時鐘信號周期相當的程度時，這種影響會變得更加麻煩。這使得個別比特更有可能因同步問題而丟失。
結論
高速布線和阻抗控制是 PCB 設計中維持信號完整性和確保高速數字和模擬電路最佳性能的關鍵方面。通過了解走線阻抗的影響、常見挑戰和潛在問題，設計人員可以做出明智的決策來緩解這些問題。
