作為硬件工程師，PCB設計和電磁兼容性(EMI)問題攻關是工作中不可避免的挑戰，也是面試中常被考察的關鍵技能。EMI問題不僅影響產品性能，還關系到產品能否通過國際標準認證，直接決定產品的市場準入資格。
本系列文章助力快速拿下offer, 輕松通關筆試和面試。
一、PCB設計核心要素
考點：考察工程師對PCB設計中關鍵技術點的理解和實踐能力，特別是如何在性能、成本、可制造性之間進行權衡。
設計權衡矩陣：
維度 | 關鍵指標 | 優化手段 |
|---|---|---|
信號完整性 | 傳輸延時<10%抖動預算；串擾<-30dB；反射<-20dB | 差分走線等長等距、共模抑制；蛇形走線（匹配延時）；阻抗匹配（串聯電阻、端接）；過孔優化；接地完整性 |
電源完整性 | 電源紋波<5%額定電壓；瞬態壓降<50mV | 多層板分層供電；去耦電容陣列（大小電容搭配）；電源平面分割；低阻抗電源路徑 |
熱管理 | 核心器件溫升<15℃；熱點溫度<安全閾值 | 熱通孔（Thermal Via）；大面積銅箔散熱；合理布局發熱源；外部散熱器接口設計；風道模擬 |
EMC/EMI | 輻射發射低于CLASS B/A；傳導抗擾度高 | 分層堆疊（地平面隔離）；屏蔽罩；共模/差模濾波電路；接地策略；端口ESD防護 |
可制造性 | 最小線寬線距、最小過孔直徑、焊盤間距等 | DFM（Design For Manufacturability）規則檢查；工藝能力約束；BGA扇出設計 |
成本控制 | 板層數、尺寸、特殊工藝、元器件數量 | 優化板層數；合理利用板空間；減少過孔數量；標準器件優先 |
實戰經驗：
“在一個低功耗物聯網終端的設計中，為了平衡尺寸、成本和射頻性能，我采用了4層PCB堆疊結構（信號層-地層-電源層-信號層）。這種堆疊方式在滿足成本要求的同時，提供了良好的地平面完整性，有效降低了高頻信號的串擾高達60%。在布局上，我將RF模塊獨立隔離，并通過打孔將射頻地與數字地連接，有效抑制了數字噪聲對射頻性能的影響。最終，該產品在EMC測試中順利通過了FCC Class B認證，且未出現任何因信號完整性或EMC問題導致的返工，顯著縮短了產品的上市周期。”
合規性設計要點
考點：考察工程師對產品上市所需各項標準、法規的理解和實踐，確保產品能夠合法、安全地進入市場。
UL60950-1：信息技術設備安全（已被IEC 62368-1取代）。
IEC60601系列：醫用電氣設備安全。
IEC62368-1：音視頻、信息與通信技術設備安全（新標準）。
GB4943.1：信息技術設備安全國家標準。
FCC Part 15：美國聯邦通信委員會針對數字設備的電磁輻射限制。
EN55032/CISPR 32：歐洲對多媒體設備的電磁兼容性要求。
IEC61000系列：電磁兼容性測試方法與限制。
GB/T9254.1：信息技術設備無線電騷擾限值和測量方法。
RoHS 2.0（Restriction of Hazardous Substances）：歐盟有害物質限制指令。
REACH（Registration, Evaluation, Authorization and Restriction of Chemicals）：歐盟化學品注冊、評估、授權和限制法規。
設計Checklist（部分）：
