第38屆國際功率半導體器件與集成電路年會（IEEE ISPSD，IEEE The 38th International Symposium on Power SemiconductorDevices and ICs）于5月24-28日召開，該會議是全球電力電子領域最具影響力的國際學術會議，被譽為該領域的“奧林匹克”盛會。本屆大會聚焦新一代電力電子器件結構、封裝與可靠性等技術，僅錄用165篇學術論文。
中國科學院上海微系統與信息技術研究所集成電路材料全國重點實驗室在本屆ISPSD上報道了一項650 V全Si基GaN（All-GaN Cascode）功率器件成果，提出了從器件本源層面抑制GaN Cascode器件自激振蕩的新方案。博士生胡運恒、博士后周學通為論文第一/共一作者，程新紅研究員、鄭理研究員為通訊作者。
GaN功率器件是AI服務器、新能源汽車、光伏逆變等領域的功率“核芯”。當前產業化主流GaN功率器件包含p-GaN增強型HEMT與GaN/Si Cascode器件兩條技術路線，前者柵極耐壓裕量有限，易受電壓尖峰損傷，且在高壓關斷應力下存在顯著的動態導通電阻漂移；后者雖驅動兼容性好、耐壓上限高，但受低壓Si MOSFET寄生電容偏大及引線鍵合寄生電感影響，關斷時中間節點電壓裕量不足，易引發高壓GaN管誤開啟及持續自激振蕩，導致電壓尖峰、開關損耗上升和可靠性下降。
圖1：全Si基GaN Cascode器件三維結構與PCB布線圖
本工作中，研究團隊揭示了低中間節點電壓誘發自激振蕩的內在機理，并提出以Si基低壓增強型GaN HEMT替代傳統低壓Si MOSFET的全GaN共源器件方案，從拓撲上大幅降低低壓側寄生電容，通過容值分壓提升瞬態節點電壓裕量；同時采用堆疊倒裝芯片封裝與磁通抵消PCB布線，同步縮減全結構寄生電感。實測結果表明，該器件在400 V額定母線電壓下可完全抑制自持振蕩，動態導通電阻退化可忽略，關斷速率提升34%，關斷過壓尖峰顯著降低，開關損耗較商用GaN/Si Cascode器件降低15%，擊穿電壓超過700 V，綜合性能實現有效提升。
圖2：全Si基GaN與GaN/Si Cascode器件的Q3D提取寄生電感對比。結果表明，本研究提出的器件技術路線實現寄生電感的同步且全面降低
圖3：器件實驗驗證平臺與可靠性測試電路板
該研究為推動高壓全Si基GaN Cascode器件技術提供了一套從機理分析、器件拓撲設計到封裝布線的完整方法論。該工作得到了國家重點研發計劃、中國科學院青年創新促進會、上海超級博士后計劃和集成電路材料全國重點實驗室自主課題等項目支持。
來源： 中國科學院上海微系統所
*聲明：本文由作者原創,由聯盟編輯整理。文章內容系作者個人觀點，寬禁帶半導體技術創新聯盟轉載僅為了傳達一種不同的觀點，不代表本聯盟對該觀點贊同或支持，如果有任何異議，歡迎聯系我們。
