最近在整理電源設計資料時，發現不少工程師對LDO外圍電路的一個“怪現象”感到困惑：為什么有些人在LDO的輸入引腳和輸出引腳之間，會串接一個電阻？
乍一看，這簡直違背了LDO的基本工作原理——LDO本身就是一個串聯調整型穩壓器，輸入輸出之間本來就有一個導通電阻（由調整管提供），再額外串個電阻，豈不是畫蛇添足？
別急，這個電阻還真不是閑來之筆。今天我們就來聊聊這個“反常識”設計背后的工程智慧。
我們先明確一下拓撲：
正常的LDO應用電路中，輸入電容Cin接在VIN與GND之間，輸出電容Cout接在VOUT與GND之間，反饋網絡檢測輸出電壓，調整管動態調節壓降。
而本文討論的“跨接電阻”，是指在VIN和VOUT之間并聯一個電阻R，而不是串聯在主回路里。
注意：不是把電阻串在輸入到輸出的主電流通路上，那樣會導致巨大的壓降和功耗浪費。這個電阻是與LDO的調整管并聯的。
這是最常見的原因。
LDO的輸出端往往掛有大容量陶瓷電容（10μF、22μF甚至更大）。在上電瞬間，輸出電容兩端電壓為零，如果LDO直接啟動，調整管會瞬間進入飽和導通狀態，試圖將輸出電壓快速拉升至設定值。
此時會產生兩個問題：
巨大的浪涌電流：可能達到數安培，超過LDO的短路保護閾值，觸發過流保護，導致啟動失敗或反復重啟。
輸出電壓過沖：快速給電容充電可能導致輸出端出現嚴重的電壓過沖，損壞后級負載。
解決方案就是在VIN和VOUT之間跨接一個數百kΩ至數MΩ的電阻。上電時，這個電阻先給輸出電容緩慢充電，使VOUT預先上升到接近VIN的水平（但受電阻分壓影響，不會完全相等）。
當LDO開始工作時，由于輸出電容已經被預充到一定電壓，調整管兩端的壓差減小，啟動電流被有效限制，系統平穩過渡到穩壓狀態。
典型應用場景：FPGA、DSP等對電源上電時序敏感的負載，以及大容量輸出電容的場景。
LDO本質上是一個單向器件，電流只能從輸入流向輸出。但在某些異常情況下，比如：
輸入電源突然掉電或短路
輸出端有其他電源通過負載反向饋電
多路LDO共用同一輸出節點時
輸出端的電壓可能會高于輸入端，導致電流從輸出端通過LDO內部的體二極管或寄生路徑倒灌回輸入端，造成：
后端負載電壓跌落
LDO內部寄生PNP/NPN管導通，引發閂鎖效應
嚴重時燒毀LDO
在VIN和VOUT之間跨接一個電阻（通常為10kΩ~100kΩ），可以提供一個泄放路徑。當VOUT > VIN時，多余的電荷通過這個電阻釋放到輸入端，防止LDO內部體二極管正向偏置。
典型應用場景：電池供電設備（電池突然斷開）、熱插拔板卡、多路LDO冗余設計。
所有LDO都有最小負載電流的要求，通常在幾百微安到幾毫安之間。如果負載電流低于這個最小值，誤差放大器可能進入不穩定區，導致輸出振蕩。
在一些低功耗應用中，比如待機模式下的傳感器、RTC模塊，負載電流可能只有幾十微安，遠低于LDO的最小負載要求。
跨接電阻提供了一個固定的小電流負載。假設輸出3.3V，跨接100kΩ電阻，則流過電阻的電流為33μA。雖然不大，但對于某些超低功耗LDO來說，足以將其拉出死區。
不過說實話，現在很多新型LDO已經做到了零最小負載電流（如TI的TPS7A系列），這種方法更多用在老款或低成本LDO上。
典型應用場景：老舊LDO型號、極低功耗待機電路、必須保證空載穩定的場合。
當LDO關閉（EN拉低或輸入斷電）時，輸出電容上的電荷如果沒有泄放路徑，會長時間保持電壓，可能導致：
下次上電時產生啟動問題（電容已有初始電壓）
維修或調試時存在觸電風險
對某些不能承受延遲掉電的負載造成邏輯混亂
跨接電阻在LDO關斷后充當放電電阻，將輸出電容上的電荷快速泄放到輸入端（如果輸入端也被拉低）或通過其他路徑釋放。
需要注意的是，這個放電速度取決于RC時間常數。例如輸出電容10μF，跨接電阻100kΩ，放電時間常數τ=1秒，大約5秒后電壓降到初始值的0.67%以下，基本可以接受。
典型應用場景：需要快速重復上電的系統、安全關鍵電路、熱插拔模塊。
預充電用途：100kΩ ~ 1MΩ，太大則預充太慢，太小則靜態功耗過大
反向保護用途：10kΩ ~ 100kΩ，需確保泄放電流足夠快
輕載穩定用途：根據最小負載電流計算，R = Vout / Imin_load
放電用途：綜合考慮放電時間和靜態功耗，常用100kΩ
根據歐姆定律：P = V2/R
例如Vout=5V，R=100kΩ，則功耗P=25/100k=0.25mW，0805封裝綽綽有余。
但如果Vout=12V，R=10kΩ，則P=144/10k=14.4mW，仍然很小。
實際上，由于這個電阻的阻值較大，功率幾乎不用擔心，0805或0603封裝即可滿足絕大多數場景。
對于高壓LDO（如輸入48V），需要考慮電阻的耐壓。普通貼片電阻的耐壓約為封裝尺寸的函數，0805約150V，1206約200V，一般夠用。
任何設計都有兩面性，跨接電阻也有它的弊端：
增加靜態功耗：對于電池供電設備，即使LDO處于休眠狀態，這個電阻也會持續消耗電流。例如3.3V/100kΩ，功耗約33μA×3.3V≈0.1mW，對于紐扣電池供電的設備來說不可忽視。
降低輸出精度：電阻與LDO內部分壓電阻并聯，會輕微改變反饋分壓比，導致輸出電壓偏移。高精度應用需要仔細計算修正。
增加啟動時間：預充電電阻會延長上電時間，如果負載有嚴格的電源時序要求，需要權衡。
畫蛇添足：現代LDO很多已經內置了軟啟動、反向電流保護、主動放電等功能，外部再加電阻反而多余。
去年幫一位客戶調試一塊工業控制板，現象是LDO（AMS1117-3.3）在上電時偶爾無法正常啟動，示波器捕捉到VOUT波形呈現鋸齒狀振蕩。
檢查發現輸出端掛了4個22μF陶瓷電容（共88μF），而AMS1117的啟動電流限制導致其反復進入過流保護。
解決方案：在VIN和VOUT之間并聯一個470kΩ電阻。上電時，電阻先將輸出電容預充到約2.8V（輸入5V），然后LDO接管，順利升到3.3V，再無啟動問題。
這個電阻的成本不到一分錢，卻解決了困擾團隊兩周的難題。
LDO輸入輸出之間的跨接電阻，看似是個“土辦法”，實則是經驗豐富的硬件工程師在面對特定工程問題時的高效解決方案。它不優雅，但管用。
當然，隨著半導體工藝進步，越來越多的LDO集成了這些輔助功能。但在面對成本敏感、選型受限或特殊工況時，這個小小的電阻仍然是值得考慮的工具。
作為硬件工程師，我們不僅要會用芯片，更要理解電路的本質，才能在遇到問題時靈活變通。
你還在LDO外圍電路中使用過哪些“非主流”技巧？歡迎留言分享！
如果你覺得這篇文章有幫助，歡迎點贊、在看、轉發，讓更多工程師朋友看到！
