2026 VLSI 三星先進院：拓撲半金屬 MoP—— 下一代無阻擋 BEOL互連新材料方案

芯科技圈分享來自三星先進技術研究院（SAIT）Keun Wook Shin博士《Topological Semimetal MoP as Future Conductors in BEOL》，首次公開報道在2026 IEEE VLSI Symposium會議上。

報告聚焦7nm及以下先進邏輯、HBM 存儲后端金屬瓶頸，系統性驗證拓撲半金屬磷化鉬（MoP）作為下一代無阻擋互連材料的薄膜工藝、線寬電學縮放、刻蝕 / 粘附量產兼容性、高溫電遷移可靠性全套工程數據。

簡要描述下， Samsung先進研究這份報告要講清楚材料領域的什么事？

當前先進制程持續微縮，銅互連進入尺寸極限：銅電子平均自由程約 40nm，線寬縮小至 50nm 以內時，表面、晶界散射劇烈抬升電阻率，RC 延遲暴增；且銅必須搭配 TaN 阻擋層，占用大量布線截面積，進一步壓縮導電通道。

現有NbAs、TaP 等拓撲半金屬僅停留在納米小樣品測試，缺少整片晶圓量產薄膜工藝、40nm 級標準互連線實測數據。報告完整采用 TCVD 磷化制備 MoP 薄膜，從外延 / 多晶薄膜電學特性、光刻布線工藝、高溫應力、電遷移、TDDB 介質擊穿多維度驗證，給出可替代 Cu/Ru 的后銅 BEOL 完整新材料解決方案。

歡迎加入知識星球獲取完整報告學習，探討。

分享報告四大核心內容，梳理報告脈絡。

一、 MoP 本體電學優勢突出，塊體電阻率行業拓撲材料最低

橫向對比主流拓撲半金屬塊體電阻率：CoSi（100~120 μΩ?cm）、NbP（60~70 μΩ?cm）、TaP（~35 μΩ?cm）、NbAs（30~40 μΩ?cm），Mo 僅 9.8~12.9 μΩ?cm，為現有 TSM 材料最低水平。

常規金屬銅、釕隨線寬縮小電阻持續上升，而 MoP 具備獨特拓撲表面輸運機制，納米尺度下電阻率反向降低。實測 40~105nm 寬度 MoP 互連線，線寬越窄整體電阻越低，40nm 細線歐姆特性優異，完美適配 M0/M1 本地高密度窄布線層，解決傳統金屬納米散射硬傷。

 二、 TCVD 磷化工藝可穩定制備外延、多晶 MoP 薄膜，量產工藝兼容性達標

采用兩段式 TCVD 熱化學氣相磷化工藝：第一段 Mo 金屬薄膜沉積，第二段 450℃預熱 + 700~800℃磷化轉化生成 MoP。

可在藍寶石襯底生長高質量外延 MoP（4.7/9/11.5/15.5nm 四種厚度，TEM、XRD 完成晶向標定；也可直接在 SiO?介質基底制備多晶 Mo 薄膜，通過光刻、電子束縮線、磷化轉化，批量制備 40/60/90nm 標準互連線，最小布線寬度達 40nm。

同時驗證 MoP 刻蝕、薄膜粘附、抗氧化三大工藝能力：與 SiO?介質粘附性優于 Ru，常溫氧化速率極低，可兼容現有 BEOL 刻蝕、CMP、清洗產線，無需全新設備改造。

三、多晶 MoP 具備更優尺寸縮放性能，晶粒取向調控是核心工藝抓手

外延 MoP 薄膜電阻率偏離傳統 Fuchs-Sondheimer 經典散射模型，出現反常厚度縮放規律；多晶 MoP 受晶面織構調控，尺寸縮放效應更顯著。不同晶向薄膜電阻率差異明顯，通過沉積溫度、磷化時長控制晶粒取向，可進一步壓低窄線電阻，為量產薄膜電學均勻性提供工藝調控路徑，解決超薄金屬薄膜阻值離散問題。

四、MoP 互連綜合可靠性大幅超越銅，適配高溫長時芯片工況

報告完成擊穿、大電流電遷移、高溫應力、TDDB 介質擊穿全套加速可靠性測試，核心量化指標：

①40nm Mo 互連線擊穿電壓 Vbr 約 30V；

②300℃、600 kA/cm2 持續應力下，電阻變化 ΔR/R?＜1%；

③5 MV/cm 電場下長時間 TDDB 測試無介質擊穿。同等應力條件下銅互連電阻漂移、空洞失效風險遠高于 MoP，MoP 無需 TaN 阻擋層，消除金屬界面互擴散失效路徑，同時耐高溫熱循環，適配 AI 芯片、HBM 存儲 7×24 小時連續高溫運行場景。

 結論：

VLSI26 三星 SAIT 權威實驗報告填補拓撲半金屬 MoP 從實驗室納米樣品到量產級 BEOL 布線的驗證空白，依托 TCVD 整片晶圓制備工藝、40nm 標準互連線實測數據，證明 MoP 憑借極低塊體拓撲輸運電阻率、納米尺度反向縮放特性、優秀刻蝕粘附抗氧化工藝兼容性、超高電流耐受電遷移可靠性。

是7nm 以下、后銅時代 M0/M1 高密度本地互連最優候選材料，為先進邏輯、3D HBM 存儲 BEOL 金屬迭代提供可靠新材料解決方案。

感興趣的歡迎加入星球獲取完整報告學習，海量專業報告持續更新，掃碼加入讓芯科技圈成為您身邊的半導體專家庫！

免責聲明：內容基于網絡公開報告，僅供學習交流。版權歸原機構所有，侵權請聯系刪除。