同樣是臺積電7nm，蘋果和華為的7nm其實不一樣

來源: WikiChip[7]

如WikiChip在圖中標注的那樣，上面這些參數仍然是7nm HD高密度方案，除此之外還有常規的HP高性能方案，cell為3+3-fin（3 P Fins, 3 N Fins），所以10fin的cell高度為270nm（7.5T）。

此外，7nm LPP有兩層應用了單次曝光EUV。因為EUV顯著更短的波長，就不需要再像上述8nm那樣以DUV做多次曝光了，自然也就降低了形成圖案的復雜性。不過需要注意的是，如今的7nm EUV也就是替代了某些層的多重曝光。比如在三星7nm LPP中，晶體管fin的制造仍然采用相對傳統的ArF SAQP四重曝光方案。但無論如何，EUV的采用都大大減少了制造工序和掩膜的使用。配合形成圖案的設計復雜度會下降。

來源："Progress in EUV lithography toward manufacturing", Proc. SPIE 10143, Extreme Ultraviolet (EUV) Lithography VIII, 1014306 (24 March 2017)

另外，EUV帶來的價值還包括（1）圖案保真度會明顯更高。傳統多重曝光技術的一大問題就是圖案保真度并不好，比如像上面這個圖案一樣，最終獲得的圖案與預期存在出入。三星表示，EUV 2D保真度相比ArF多重曝光要優秀70%；

（2）設計彈性更大，比如雙向金屬配線（bi-directional metal routing），路徑、配線會變得更簡單；（3）更緊致的關鍵尺寸分布（CD distribution）；（4）在SRAM cache存儲部分，單次曝光2D EUV，布局圖案變小至多50%，所以三星目前在SRAM部分相較其他競爭對手的同代工藝有著最高的密度，bit-cell尺寸為0.0262μm²。

來源: WikiChip[7]

針對密度增加，三星還為7nm LPP增加了一些特別的結構方案，比如說cell高度縮減——而且是只有EUV可以做到的；7nm LPP還重新引入了SDB（single-diffusion break，single dummy gate單虛擬柵）。

如果我們對舊數據做個粗略的統計，則三星7nm LPP在晶體管密度方面，相比臺積電N7工藝略有優勢，但不及同樣用上了EUV的N7+。WikiChip在去年10月最新的預計為三星7nm LPP HD高密度cell方案的晶體管密度在95.08 MTr/mm²，而HP高性能方案的晶體管密度則在77.01 MTr/mm²。[8]

來源：WikiChips[1]

上面這張圖并沒有算上臺積電的N7+（和N6）與三星的7LPP，若按臺積電宣稱N7+的密度增加20%來算，臺積電N7+的晶體管密度應該顯著高于三星的7LPP HD高密度cell方案，低于三星6LPP HD（密度提升18%）。另外，僅以密度判斷工藝成熟與否也是不科學的，這些數據僅作為參考。

目前比較知名采用三星7nm LPP工藝的芯片應該就是Exynos 9825了——即應用于Galaxy Note 10手機的那顆SoC。實際上，Exynos 9820與9825是非常利于對比三星8nm與7nm工藝差別的兩款SoC，因為9825實際各個層面的提升都不大，基本只有CPU的一組核心略加了頻率。不過市面上還沒有Exynos 9825的詳細數據，比如die size；從NoteBookCheck的測試數據來看，兩者未能表現出大差別。

Exynos 9825更像是三星的練手之作：三星似乎一直有這樣的傳統。多年前Exynos 5430，就各部分設計IP看來屬于Exynos 5422（Galaxy S5）的小升級；不過5430實際是三星在20nm工藝上的第一次練手，這顆芯片也從未大面積鋪貨，而作為從中學習經驗的產品：Exynos 9825看起來也是如此。

無論今年蘋果A14將采用何種工藝（傳言稱由臺積電N5節點全包攬），以及7nm這個節點的壽命還有多久，跨入EUV的廝殺顯然已經由Kirin 990 5G、Exynos 9825這些非大量出貨的SoC吹響了號角，7nm也是臺積電和三星練手EUV的第一步。有關另一個尖端制造工藝的參與者：Intel的10nm與7nm，我們還將在未來的文章中做進一步的介紹。

更新：三星在后續發布的5nm、4nm路線圖中，更新了其7nm LPP工藝節點的信息（早前三星定義的7nm第二代，如今似已明確為5nm LPE，原本的7nm LPE初代則已成為明確的三星7nm節點——且當前已不分LPE與LPP）。因此本文最初呈現三星7nm LPP的數據有誤，根據三星后續的信息，以及WikiChip的分析現已在文中更正了三星7nm LPP節點的晶體管密度。請注意，初版數據與本文更新后的數據出入較大。

參考來源：

[1]TSMC 7nm HD and HP Cells, 2nd Gen 7nm, And The Snapdragon 855 DTCO - WikiChip Fuse

（https://fuse.wikichip.org/news/2408/tsmc-7nm-hd-and-hp-cells-2nd-gen-7nm-and-the-snapdragon-855-dtco/）

[2]Qualcomm Snapdragon 835 First to 10 nm - TechInsights

（https://www.techinsights.com/blog/qualcomm-snapdragon-835-first-10-nm）

[3]TSMC Talks 7nm, 5nm, Yield, And Next-Gen 5G And HPC Packaging - WikiChip Fuse

（https://fuse.wikichip.org/news/2567/tsmc-talks-7nm-5nm-yield-and-next-gen-5g-and-hpc-packaging/）

[4]TSMC: Most 7nm Clients Will Transition to 6nm - AnandTech

（https://www.anandtech.com/show/14290/tsmc-most-7nm-clients-will-transit-to-6nm）

[5]一場硬仗：華為和高通的GPU差距還有多大？ - EE Times China

（http://m.wojiuyaomai.com/news/202001061219.html）

[6]VLSI 2018: Samsung’s 8nm 8LPP, a 10nm extension - WikiChip Fuse

（https://fuse.wikichip.org/news/1443/vlsi-2018-samsungs-8nm-8lpp-a-10nm-extension/）

[7]VLSI 2018: Samsung’s 2nd Gen 7nm, EUV Goes HVM - WikiChip Fuse

（https://fuse.wikichip.org/news/1479/vlsi-2018-samsungs-2nd-gen-7nm-euv-goes-hvm/）

[8] Samsung 5 nm and 4 nm Update – WikiChip Fuse

（https://fuse.wikichip.org/news/2823/samsung-5-nm-and-4-nm-update/）

責編：Yvonne Geng，Luffy Liu