聽說后年玻璃芯片要來了：一文看懂玻璃基板

有關玻璃基板（glass substrate）或者玻璃芯技術（glass core technology），近半年有兩個比較重要的商業化信息。其一是去年9月，Intel宣布2030年之前（the second half of this decade）面向先進封裝采用玻璃基板。

我們在今年初Intel Foundry活動上也見到了玻璃基板技術的展示，只不過現場不能拍照——表明這東西仍然要等。Intel此前表示玻璃基板技術會率先應用于數據中心，用在搭載多die的超大24x24cm SiP（system-in-package）芯片上。

還有一則新聞是5月初三星電機（Samsung Electro-Mechanics）宣布預期2026年面向高端SiP準備開始生產玻璃基板——這是個聽起來更激進的計劃。據說預商業生產線于今年Q4就要開始運營了，fab廠位于韓國世宗；今年9月以前所有必要的設備采購與安裝就會就緒。

Intel在新聞稿中說對于玻璃基板可替代傳統有機基板（organic substrates）的研究和評估，已經超過10年，玻璃芯技術R&D投資也超過了10億美元。三星如果能在短時間內令這項技術提槍上馬，的確是動作很快了。不過三星并未解釋對于“玻璃基板”技術前期會用到何種程度。

借著這個機會，我們從現有資料中嘗試挖掘玻璃芯技術究竟是怎么回事，為什么它可能取代傳統方案，以及取代傳統方案的難點和阻礙在哪兒。筆者并非這方面的專家，若有錯誤，歡迎指正。

所謂的玻璃芯，到底哪兒是玻璃？

先做個簡單的科普，一片die造出來以后需要進行封裝。這項工作一方面是讓die與外界可以進行電氣與信號連接，畢竟芯片需要與外界做交互；另一方面，封裝也為芯片提供穩定的工作環境。起碼像CPU散片這樣的東西要拿在手里，總不能讓手直接接觸到die內部的器件。

所以現在零售的CPU芯片拿在手里，我們能看到頂蓋以及下方綠色的substrate基板（以下基板皆采用英文substrate）。

從早年的DIP雙排引腳封裝，到表面貼裝、BGA封裝、芯片倒裝（flip chip），封裝技術也經過了多代變遷。到現在以2.5D/3D封裝為代表的“先進封裝”出現，封裝技術變得愈加復雜。

可總結封裝技術的走向，始終是越來越密集的互聯實現——也就是芯片內部die需求與外界連接的更大吞吐。這應該是驅動封裝技術進步的核心。2.5D封裝的出現，不單是因為單die尺寸的reticle limit，也在于封裝substrate很難滿足多die間密集的互聯需求。

所以可以考慮的是加入個interposer——中介層，位于die和substrate之間。這個interposer內部可以承載更為密集的走線、互聯，die與die之間的溝通效率也就提高了。那么也就有了下圖這樣的2.5D封裝結構（要詳細了解先進封裝，可點擊這里查看）...

來源：Ansys

有了這樣的基礎以后，就可以開始談什么是玻璃芯技術了。電子互聯解決方案廠商Samtec去年做過有關玻璃芯技術（glass core technology）的演講。下面這張圖給出了該技術的適用方向。其中glass interposer是更多人關注的——也就是2.5D先進封裝中的interposer有一部分換做了玻璃。

似乎在國外有關玻璃芯的科研和商用討論語境里，雖然大家都在說glass substrate，但實際上也指向了glass interposer。

來自喬治亞理工學院（Georgia Tech）和IMAP的演講，談論Glass Core Substrates玻璃芯基板，演講中這位Swaminathan教授就將技術在異構架構中的應用，指向了glass interposer，如上圖給出的分類。

不僅是2.5D用作die之間互聯的interposer介質，而且在3D的Non-TSV應用中，也有所謂的“3D玻璃嵌入（3D Glass Embedding）”——縱向堆疊。不過從2.5D封裝的glass（玻璃）這一列，對比silicon（硅）和organic（有機）這兩列解決方案就不難發現，這里的glass interposer也不光是扮演interposer的角色，它也同時作為封裝基板（package substrate）存在（注意它相比另外兩類解決方案少了一個層級）...

從這個角度來看，glass interposer與substrate似乎產生了角色重合；只不過作為substrate的角色存在時，它也滿足了更高密度互聯的要求。

但從Intel發布的技術資料來看，他們準備要商用的玻璃芯基板substrate，主要就是作為substrate存在的，如上圖所示。這里的玻璃芯substrate用于部分取代更早的organic substrate——也就是我們常能見到封裝以后芯片下面的PCB類的材料。

去年AnandTech在介紹這種技術時還明確提到，它還不能取代CoWoS/EMIB之類的2.5D封裝方案。換句話說玻璃芯substrate應該還不可作為2.5D封裝中常見的硅橋（silicon bridge）與硅中介（silicon interposer）存在。

另外值得一提的是，仔細看Intel的這張PPT，會發現所謂的玻璃芯substrate，也并不是將整個substrate都整成玻璃（所以才叫glass core），而是substrate的核心材料采用玻璃，RDL（redistribution layer，重分布層）位于其兩側。

換用玻璃芯substrate的一大價值在于可實現更密集的互聯密度。Intel給到的數據是，他們的方案實現了TGV（through-glass vias，類似于TSV）間距75μm，也就能做到更具彈性化的信號路由，或者更少的RDL層。

來源：Samtec

但實際上關注2.5D先進封裝的讀者應該知道，75μm哪怕在2.5D硅橋方案（如EMIB）上都是不夠看的，更不用說3D hybrid bonding的鍵和間距都已經<10μm了。所以這里的玻璃芯substrate的確就是作為organic substrate的替換存在的，以提升互聯密度。

不過Intel似乎是打算令玻璃芯substrate與其他封裝技術做互補，比如說某些chiplet方案需要高于從傳統基板走線的帶寬，但又不需要EMIB封裝那么高的互聯密度，那么就可以選擇玻璃芯substrate。

至于三星電機具體打算怎么實施所謂的玻璃芯技術、做到何種程度，目前還不清楚。

玻璃芯的價值在哪兒？

需要明確的是，玻璃芯技術的應用范圍還是比較廣的，不單是用于HPC（高性能計算）的先進封裝，還涵蓋射頻、CMOS圖像傳感器、MEMS異構集成、生物傳感器、光波導等應用。尤其RF射頻器件，因為玻璃在電氣隔離方面，具備很低的介電常數。

Swaminathan在他的演講中主要談的就是這種技術在無線通信上的應用，有興趣的還是可以去看一下把die嵌入進玻璃中，具體是怎么做的以及有怎樣的價值。本文談玻璃芯技術，還是有關其HPC計算芯片substrate和interposer的應用。

玻璃芯技術的關鍵包括前文已經提到的TGV——按照TSV硅過孔的翻譯，TGV大概應當譯作玻璃過孔；還有RDL，被稱為玻璃上的電路circuits on glass，RDL位于玻璃芯的兩側；以及最后的玻璃芯封裝。

注意看中間那張側剖面圖，除了上下3層RDL層，中間的那個就是TGV

Samtec的TGV玻璃過孔

這里我們拋開Intel準備商用的方案不談，Samtec在介紹中提到他們的TGV工藝，能夠做到間距100-40μm——40μm是個接近EMIB的數字了（演講后面還提到L/S線寬線距可以控制到25μm…所以不知道他們究竟做到多少）。

比較值得一提的是貫穿玻璃的TGV，Samtec認為其“甜點”厚度大約是200μm——但若選擇不同類型的玻璃，作為substrate時其厚度也可以做到40-20μm。Intel也在談玻璃芯substrate技術時提到過TGV的縱橫比相比傳統方案都會更夸張（后文會提到，1mm的玻璃芯厚度，20:1的縱橫比，適用于AI和數據中心）。

上面這張圖是Swaminathan在演講中給出的，不同interposer不同維度參數的對比，比如說IO間距、介電常數、互聯密度等。這里關鍵的三個參數是最后三行，要求實現最大的data rate/IO，最大的帶寬密度和最小的單位數據傳輸能耗（pJ/bit）。相關數據有對應出處，有興趣的可以深入研究一下——此處僅供參考。

至少到這張PPT發布之時，有關2.5D先進封裝，玻璃interposer/substrate的價值在能耗方面非常出色，雖然IO數據傳輸速率和帶寬密度相比于organic interposer和扇出型（fanout）封裝互有勝負——相比2D和硅橋之類的方案，還是有著顯著優勢的，雖然最理想的方案大概還沒有走出實驗室。

當然這張PPT要強調的應該是3D集成方案各方面的顯著優勢，包括單位數據傳輸能耗是以fJ/bit來計的，帶寬密度更不可同日而語——這其中的3D Glass Embedding方案相比本文談論用于先進封裝的玻璃芯substrate/interposer，應該是個更遙遠的技術。

不過這些不是玻璃芯技術被提上日程的關鍵，畢竟前文也談到了現階段的玻璃芯技術用于先進封裝時，各方面用于替代EMIB之類的硅橋方案都還不現實。

玻璃芯的真正價值還是在于材料本身。首先是表面粗糙度和硅相似，也就可以在上面打造精細的RDL層。其次是熱膨脹系數（CTE）也不錯，在發生材料翹曲和變化時，substrate可以和die保持相對的一致。楊氏模量（Young's Modulus）——也就是彈性系數給出了所需的剛度。吸濕性（moisture absorption）也同硅。熱導率，基本是熱絕緣材料般的存在。

有一些相關應用的優勢，比如說在氣密封裝（hermetic package）應用上，基于激光焊接可以在常溫下進行，不需要上高溫。還有基于光的信號傳輸系統，玻璃更有天然優勢。

此前Intel給出的總結是玻璃的機械和電氣特性好，包括封裝時相比organic substrate更耐受高溫，也就實現了更小的翹曲和形變；更平坦，所以封裝和光刻都更容易。TGV本身的電氣性能更好，比如低損耗，實現了更干凈的信號路由和電供給——在不需要用光互聯的情況下，就能實現448G信號傳遞；當然低損耗也意味著更省電。

所謂的glass panel，基于面板的substrate制造，來源：Intel

而最重要的，也是半導體制造最為看重的，在于封裝尺寸可以做得很大（package size）——也是前述物理特性使然。對于基于chiplet的2D/2.5D封裝方案而言，關鍵在于能容納的die/chiplet多少，實現對應的成本效益。

配合panel packaging面板封裝方案，用更大的panel尺寸就能實現更大更多的substrate/interposer，提現了玻璃芯技術的成本價值。（glass panel，這里的panel和panel level packaging里的panel是一樣的意思）

Intel說他們的方案能夠在一片芯片上多放50%的die，也就是封裝密度提升了——尤其對于數據中心AI這類大芯片。加上前文談到達成的互聯密度、帶寬，及其出色的介電絕緣屬性還能提升性能，玻璃芯技術的價值也就體現出來了。

Yole Intelligence給出過上面這張圖，橫坐標是L/S，縱坐標是成本。在這套系統里，PCB板級的L/S當然是最大的，成本也最低；晶圓前端制造是納米級別，成本也最高；中間地帶就是封裝了。

雖然此處glass panel interposer所處L/S的位置又和前文PPT給的數值不大一樣（表明技術潛力巨大？...），這張PPT表達的大致意思還是玻璃芯interposer潛在的成本效益。Samtec認為，基于panel制造1000mm的玻璃面板，則芯片每mm²的成本會大幅度降低，低到比2D封裝的organic substrate還要低。

所以為什么還沒普及？

這話起碼現在還是不現實的。大部分此類近未來技術遭遇的最大挑戰，必然是成本方面的。別看Samtec理想化的PPT談玻璃芯封裝的成本效益有多高，實際上玻璃芯技術要真正全面普及開來，問題還不少。

今年初Semi Engineering撰文談到了玻璃substrate用于先進封裝時存在的種種技術挑戰。比如說制造過程中貫穿玻璃的TGV的一致性，TGV制造本身的技術挑戰；再比如玻璃在檢驗與測量方面本來就存在挑戰，與其完全不同于硅的透明度、折射率等特性有關——傳統的檢測方法不能用在玻璃上。

往大了說這是生態的問題。當我們改用一種新的substrate，此前的物理學方法、算法、設計是否還湊效？這是很大的問題。從更長遠的角度來看，玻璃substrate并沒有大范圍內的可靠性數據。

TGV材料選擇，來源：Samtec

畢竟這在半導體封裝領域是個新事物，相比于有著數十年數據積累、形成了標準、有性能指標和壽命預期的傳統材料，其長期可靠性信息非常欠缺。那么玻璃substrate在汽車、航空航天領域的應用首先就會受到限制。

且可靠性問題并不單純是玻璃substrate自身的，還牽扯到當玻璃與封裝內的其他材料有接觸時，情況會怎樣——比如和焊料、填充材料在多熱循環周期的交互，和金屬線的附著力持續如何都是未知的。那么材料測試、長期模型開發之類的工作就很重要了。

還有個關鍵問題是，目前半導體封裝領域內用到的substrate材料是可以做多層電路的，上面、下面，以及其內部都可以。但基于玻璃的物理屬性，尤其其硬度、TGV的存在等問題，要往里放電路很困難。

玻璃芯上面下面是可以放層級電路的，但內部暫時還不行，這就一定程度造成了設計上的挑戰。當然也可以去開發一些新的制造方法，實現玻璃芯內部的布線，那就涉及到更復雜的工藝和材料問題了。

本文未提到的玻璃扇出型晶圓級封裝結構，來源：Samtec

熱膨脹相關的，前文提到了這是玻璃的優勢。但實際上這其中還涉及到熱膨脹差異、均一性的問題。半導體制造流程中有許多熱控制相關的流程。玻璃及其他材料的CTE不匹配，會導致形變、錯位等嚴重問題。那么玻璃面板熱效應問題的精準量測，還有熱建模、仿真之類的，就成為質量控制方面很關鍵的一部分。

當然對應的還有應力問題。比如在材料沉積到玻璃substrate上的時候，就需要面對substrate不同物理狀態以及增加層的應力問題；還有切割等過程中的應力問題，傳統方案必然需要做出完善或變化；諸如激光切割之類的技術也需要做參數的精準控制。還有應力分析、管理相關的工具要做配套等等。

不過Semi Engineering也提到在測試測量方面，玻璃substrate有一些獨特的優勢，其透明特性決定了檢測技術可考慮紅外、X光成像等無損方案；高分辨率光學檢測技術也可應用，用于探查器件結構，包括觀察引線鍵合、焊點構成等。

用光學方法總是更為低成本、快速和便捷。似乎就連應力分布、變形之類的檢測都可以通過檢測折射率變化來實施。還有熱成像之類的實現熱分布更準確的評估，用于熱管理策略，用于實施更好的散熱設計等等...

現在我們談玻璃芯技術在先進封裝領域的應用已經不算長遠前瞻了。價值鏈和生態方面的角色已經開始努力探討降低成本、共建生態的問題。

所以最后提一提Intel去年已經展示過采用玻璃芯substrate的測試芯片，但沒有太多有關這顆芯片的細節信息。只知道這顆芯片用上了3層RDL，TGV間距為75μm；glass core玻璃芯部分的厚度達到了1mm——用以證明TGV在這種厚度下也沒問題。據說這是HPC高端芯片所需的，主要是為了達成對應的芯片尺寸目標，所以要做到這個厚度。

Intel首先會將玻璃芯技術用到高端HPC和AI芯片上，畢竟可以承擔更高的成本，而且也是更緊迫的在尺寸方面追求更大，更能吃到玻璃芯封裝紅利的芯片類型。長期來看，這種技術也會下放到消費級芯片產品上。

下面這張圖展示的是2023年3月，有關玻璃interposer的研究成果——因為時隔一年了，不知道目前最前沿的已經進化成了怎樣。

這一研究離商用應該還遠：尤其這個方案是3D嵌入芯片，支持8層RDL，玻璃芯厚度300μm，L/S在2-15μm區間內。所謂的嵌入芯片是嵌入到玻璃槽內的。帶寬密度之類的看圖吧——僅供參考。

除了Intel以外，商用研發進展相關的，可以去搜一搜Absolics（SKC）的玻璃substrate生產計劃：2021年他們曾宣布2025年計劃大規模量產，如果順利的話今年就應該要小范圍試產了...至于2026年能不能見到三星的玻璃芯substrate/interposer芯片，我們持保留態度，三星在半導體制造放衛星這件事情上一直保持著相對優良的傳統...