本文由半導體產業縱橫編譯自technews
因應人工智能、物聯網、5G、車載等新興科技所迎來的巨量資訊分析需求，近年來各國政府及國際知名大廠皆積極地投注大量資源，加速開發兼具提升運算速度以及降低耗能的下世代存儲器。而新興存儲器技術選項中，當屬鐵電存儲器最被看好，其原理、技術挑戰與未來機會為何？（本文出自中國臺灣清華大學工程與系統科學系巫勇賢教授，于閎康科技“科技新航道合作專欄”介紹《鐵電存儲器的原理、挑戰與展望》文稿，經科技新報修編為上下兩篇，此篇為上篇。）
?
?Memory-Centric 芯片發展的必要性?
數據是當今數位經濟最重要的資源，根據估計，由于手持式裝置的普及與物聯網（IOT）的發展，每天會有超過2.5 quintillion (1018) bytes 的數據被產生，且這個數據產生的速度仍不斷攀升。
?
如此巨量的資料也意謂著在處理上需要耗費大量的運算資源，尤其是目前建構在馮諾伊曼（von Neumann）架構的計算機在進行運算時，數據資料必須在運算單元（CPU或GPU ）與存儲器間進行反覆的傳輸，不僅限制整體效率與計算時間，無法滿足實際即時應用情境，更造成大量的能量消耗，這是因為反覆資料傳輸限制了效能提升，造成了所謂的“內存墻”。
?
邁入整合大數據與人工智能的時代，為了克服內存墻的限制并提升運算效能，讓存儲器更緊密結合運算資源的Memory-Centric芯片近年來受到相當大的關注。
?
?所謂的Memory-Centric 芯片主要是指近內存計算與I內存內計算 兩種整合存儲器與運算的技術。近內存計算是透過先進封裝技術以芯片層級整合（die-level integration）將運算芯片與存儲器芯片整合在一起，或將運算電路與存儲器電路以積層型（monolithic）的制程方式，進行垂直式元件層級整合（device-level integration），目標均是讓資料運算單元與記憶儲存單元兩者更為接近，減少傳輸的距離。
?
?克服馮諾伊曼架構限制的I內存內計算?
至于內存內計算則是直接利用存儲器處理深度學習中人工神經網絡，包括深度神經網絡（Deep Neural Network, DNN）、卷積神經網絡（Convolutional Deep Neural Network, CNN）等多項神經網絡的運算任務，無須將資料在運算單元與存儲器間反覆傳輸，可克服馮諾伊曼架構的限制，在運算效能上獲得顯著的提升。
?
更進一步地，可以利用存儲器實現神經系統的突觸（synapse）、軸突（axon）與神經元（neuron）行為，應用于新一代的脈沖神經網絡（Spiking Neural Network, SNN），仿照人類大腦運算與認知模式，將運算與記憶都在同一個地方執行，也稱為神經形態運算（neuromorphic computing），是未來運算架構的典范。
?
內存內計算架構中的核心是兼具運算與儲存功能的存儲器元件，傳統的NOR／NAND 快閃存儲器（Flash）與大部分新興存儲器如電阻式存儲器（Resistive RAM, RRAM）、相變化存儲器（PhaseChange Memory, PCM）、磁阻式存儲器（Magnetoresistive RAM, MRAM）與鐵電存儲器（ferroelectric memory）均具備實現內存內計算 或neuromorphiccomputing 的能力。相對于其他種類的新型態存儲器，鐵電存儲器由于在制程相容性與元件效能方面極具有競爭優勢，近年來引起學界與業界的高度矚目。
?
?鐵電材料的前世今生?
鐵電材料（ferroelectric materials ）是一種具有自發極化，亦即在無電場存在的情況下，晶胞結構中使正/負電荷中心分離形成電偶極的材料。鐵電材料中，自發極化的電偶極方向并不一致，但在某一個特定區域內，各晶胞的自發極化方向相同，這個特定區域稱為鐵電疇（ferroelectric domains）。
?
鐵電疇的極化方向和強度各不相同，在整個材料中隨機分布，相互抵消后，整體的鐵電料并沒有極化的現象。對鐵電材料施加電場后，每個鐵電疇的極化方向會趨于一致，并達到飽和極化值（saturation polarization, Ps）。
?
當電場超過正的矯頑電場（positive coercive field, +Ec）或低于負的矯頑電場（negativecoercive field, -Ec）即可改變鐵電材料之電偶極方向。當外加電場移除后，鐵電材料內仍會有剩余的極化量存在（remanent polarization, P r），故非常適合應用于非揮發存儲器元件（non-volatile memory）。
?
鐵電層電場與極化量示意圖
?
鐵電材料并不含鐵元素的成分，會這樣命名是來自前述電偶極隨外加電場變化的行為與鐵磁材料（ferromagnetic materials ）之鐵磁疇（ferromagnetic domains ）隨外部磁場改變磁化量的特性類似所致。
?
鐵電材料自1920 年羅歇爾鹽（Rochelle Salt）被提出至今已滿100 年，而后長達半世紀的時間，科學家們著重于研究鈣鈦礦（perovskite）結構的傳統鐵電材料，尤其PZT 更已應用于商業化的鐵電存儲器。不過PZT 鐵電材質并不相容于目前的積體電路制程，例如Pb/O2 擴散現象、特性易受H2 影響、不易于原子層沉積（atomic layer deposition）制程整合等問題，提高了量產化的障礙。
?
此外，鈣鈦礦薄膜的鐵電性（ferroelectricity）在厚度低于某個臨界值后即會急遽劣化，第一原理計算預估6 個單晶格（unit cell）為鈦礦鐵電材料之臨界值，也就是厚度微縮有其限制，這使得存儲器尺寸無法縮小，導致存儲器密度無法有效提高，因此以PZT 為主的鐵電存儲器僅在半導體存儲器市場占有極小的比例。
?適合先進制程、無微縮臨界值，鐵電材料備受矚目?
2011 年首次發現以Si 摻雜的HfO2具有鐵電特性后，這種具氟石（fluorite）結構的氧化物如摻雜的HfO2或HfO2/ZrO2之固溶體（solid solution）引起了學界與業界高度的矚目。
?
相較于傳統的鈣鈦礦鐵電材料，鐵電層主要優點不僅在于材料與制程完全相容于現有先進制程技術，更重要的是，在10 nm等級的厚度下HfO2為基礎的鐵電層仍保有鐵電性。
?
2020 年的研究更發現，基于HfO2的鐵電層厚度微縮至1 nm，自發極化與可改變極化方向之現象仍可持續出現。這意謂著具有鐵電性之HfO2薄膜并無微縮的臨界值，微縮厚度甚至可強化極化形變(polar distortion)，對于以極化驅動之存儲器元件有相當優異的發展優勢。
?
圖二是PZT 與HfO2鐵電層的特性差異比較，一個值得注意的數值是Ec，兩者存在著高達20-40 倍的顯著差異，這與鐵電存儲器的效能與可靠度有高度的關聯性。
?
鈣鈦礦（PZT）與基于HfO2鐵電材料特性比較表
?
?HfO2鐵電材料形成機制?
為了持續開發高速、低耗能且高可靠度的鐵電存儲器，深入探究HfO2鐵電層的形成機制是相當必要的。事實上，基于HfO2的氧化層具有鐵電性是材料科學上極為重要的發現，其原因在于熱力學穩定下的HfO2不論從實驗或是計算的平衡相圖（equilibrium phase diagram）均顯示其為不具鐵電性的中心對稱（centrosymmetric）結構。
?
HfO2 如何形成鐵電性所需的亞穩定態（metastable）晶相o-phase 一直是熱門的研究議題。HfO2 由亞穩定態晶相（如t-phase）經相轉變形成穩定態晶相m-phase 后，就無法再轉變為其他亞穩定態晶相，這是屬于一種不可逆的過程。一般認為亞穩定態晶相o-phase 應該是由其他亞穩定態t-phase 轉變而來的，其原因在于兩者的結構相似性，而施加非等向性應力是發生此轉變的關鍵之一。常見的HfO2鐵電層制程如摻雜、表面能效應、島狀物聚結、熱膨脹不匹配、金屬覆蓋層以及氧空缺形成都與非等向性應力有關。圖三為HfO2薄膜經不同制程下所顯示的各晶相演進與晶體結構。
?
?
由動力學模型亦可說明HfO2 薄膜形成o-phase 的機制，如圖所示，以摻雜Zr 的HfO2 薄膜為例，回火制程各階段晶相的變化可分為四個階段：
?
初始階段：剛沉積的fluorite 結構薄膜具有極微小（約2 nm 半徑）的成核點（nuclei），且很有可能以o-phase 的微晶形式存在。
?
升溫階段：t-phase 因為其熵值較o-phase／-phase 低，造成其自由能 下降，因此這個階段薄膜的穩定相將由o-phase 轉成t-phase。
?
持溫階段：m-phase 的自由能 會降低，根據熱力學的理論，薄膜應該傾向形成m-phase。不過由于t-phase 與m-phase 存在著高達250 meV／formula unit的能障，故薄膜在此階段仍維持t-phase，然而更高的回火溫度與更長的回火時間將可能使系統具備超過此能障的能量，使薄膜形成m-phase。
?
降溫階段：由于t-phase 與o-phase 間的能障僅30 meV／fu，薄膜非常有機會形成第二穩定態o-phase 而非最穩定態m-phase。
?
欲使薄膜盡可能形成o-phase，降低o-phase 之自由能 是必要的，如圖五所示，提高回火制程中的降溫速率(τ) 有益于增加薄膜中o-phase 的比例。近期的研究亦報導以水進行快速冷卻可使HfO2 鐵電薄膜之Pr 與Ec 分別達到50 μC／cm 2 與4 .75 MV／cm，遠超過一般快速熱退火制程所呈現的結果。
?
摻雜Zr 之HfO2 薄膜于回火過程相圖
降溫速率與薄膜晶相關系圖
?
?鐵電存儲器種類及其運作原理?
鐵電材料應用于存儲器主要分為三種存儲單元（memory cell）結構，如圖六所示，包括（a）一個電晶體與一個鐵電電容所組成的ferroelectric RAM（FeRAM）、（b）單一電晶體形式的ferroelectricFET （FeFET）與（c）上/下電極包覆鐵電薄膜的ferroelectric tunnel junction（FTJ）。
?
不同結構之鐵電存儲器與對應讀取電流示意圖
（a）FeRAM 存儲器
早在1940~1950 年代BTO 與PZT 等鈣鈦礦結構之鐵電層被陸續提出，其中1952 年MIT 的碩士生首先在其論文提出以BTO 的鐵電電容作為資料儲存的元件，可以被視為FeRAM 的雛型。如圖六（a）所示，FeRAM 存儲單元是由一個電晶體與一個鐵電電容所組成，與現有主流的動態隨機存取存儲器（DRAM）存儲單元結構類似，其中鐵電電容是由金屬上電極/鐵電材料/金屬下電極所構成。此存儲單元結構中，鐵電電容的下電極電壓透過電晶體由位元線（bit line, BL）所控制，而上電極電壓則由金屬板線（plate line, PL）所決定，藉由上電極／下電極的電壓極性與差異即可改變鐵電電容內電偶極的方向。
?
假設電偶極方向朝上是邏輯“1”，朝下是邏輯“0”，欲寫入資料邏輯“0”資料至鐵電電容，可在電晶體開啟的情況下，于BL 與PL 分別施加0 V 與高電壓（如Vcc）。反之，則可寫入邏輯“1”資料。欲讀取資料，則可以在BL 與PL 兩處分別施加0 V 與Vcc。若儲存于鐵電電容的資料是邏輯“1”，則電偶極會轉變方向而成為邏輯“0”并產生轉換電流，繼而對BL 充電，使BL 電壓提高。反之，若儲存于鐵電電容的資料是邏輯“0”，則電偶極方向保持不變，BL 電壓幾乎沒有改變。
?
藉由量測BL 電壓的高低數值即可判斷鐵電電容儲存的資料是邏輯“1”還是邏輯“0”。然而不論原來儲存的資料為何，一旦經過讀取的過程，所有的資料都會轉換成邏輯“0”，是一種明顯的破壞性讀取，因此必須在讀取資料后再寫入正確的資料。
?
基于PZT 鐵電材料之商用型FeRAM 存儲器寫入資料的速度約在數十奈秒等級（ns），具有長達10 年的資料（極化）保存能力（retention），且反覆操作耐受力（endurance）可高達10 15 次。值得注意的是鐵電電容的資料保存能力與去極化電場（的大小有密切關系。理想的情況下，鐵電層極化時，電極上所誘發電荷Q 可以完全補償（compensate）鐵電層內的極化量P，在此情況下，鐵電層內部的電場為零。
?
然而實際的電極并非理想導體，因而導致Q 與P 之間不平衡并造成鐵電層內的電場，即所謂的去極化電場。去極化電場越大則會使鐵電層內的極化程度隨時間衰減，極化保存能力劣化。去極化電場是無可避免的，所幸FeRAM 存儲器的鐵電電容是以金屬作為電極，去極化電場較小，因此仍能達成優異的資料保存能力。
?
若以HfO2 鐵電層制作FeRAM，與PZT 相較之下，其較高的Ec 也更能抵抗去極化電場的影響。與DRAM 相較之下，FeRAM 是仰賴鐵電層的電偶極方向來儲存資料，而非DRAM 以電荷儲存資料，沒有電荷流失的問題，因此無須進行周期性的資料更新（refresh）。由于資料的儲存與電荷無關，當面對輻射所引發的電流及可能的資料破壞具有更高的免疫力，因此也常應用于太空任務與核子醫學儀器所需的電子設備。另外，FeRAM 是屬于非揮發性存儲器，與DRAM 揮發性存儲器的特性有相當大的屬性差異。
?
經過多年發展，FeRAM 存儲器市場也發生了相當大的變化，1992 年Ramtron 公司開始銷售商用型FeRAM，2011 年Texas Instruments 發表首款以FeRAM 為基礎的微處理器，到了2012 年Cypress 公司取得了Ramtron 公司，而2020 年Infineon 公司又購買了Cypress 公司，自此FeRAM 也成為Infineon 公司應用于車用電子的存儲器之一，目前Infineon 公司最大容量的FeRAM 芯片為16 Mbit，且仍以PZT 作為鐵電材料。
?
（b）FeFET 存儲器
?
1950 年代后期以BTO 鐵電層發展出了第一個FeFET 存儲器，時至今日，FeFET 存儲器之存儲單元是以單一電晶體架構為主，如圖（b）所示，制程上僅需將制作于MOSFET 電晶體的閘極介電層改以鐵電材質取代即可。
?
FeFET 存儲器操作機制示意圖
對于n 型通道之FeFET 存儲器而言，如圖七所示，欲寫入資料可在閘極施加高于+Ec 或低于-Ec 的電場。施加高于+Ec 電場可使電偶極方向朝下，在通道形成強反轉（inversion）狀態，此時元件呈現低臨界電壓（threshold voltage, Vt）狀態，或稱邏輯“1”狀態。反之，施加低于-Ec 的電場，則使元件呈現高臨界電壓狀態，或稱邏輯“0”狀態。
?
邏輯“1”或“0”所對應的Vt 差異稱為記憶視窗（memorywindow, MW），越大的記憶視窗意謂著越容易區分邏輯“1”或“0”的差異。當一個存儲單元僅儲存2 種Vt 狀態（如邏輯“1”與“0”）即表示可以存放1 個位元（bit）的資料，若記憶視窗增加，則代表在此范圍內可以容許其他不同的狀態，能夠區分4 種Vt 狀態則表示可以存放2 個位元（bit），目前已有文獻報導FeFET 存儲器可以實現存放3 個位元（bit）。
?
FeFET 存儲器可藉由不同的閘極電壓調整電偶極的轉向程度，繼而控制通道內的載子數量，達到實現不同Vt 的目標。這種以單一存儲單元即可儲存2 個或3 個位元的情況類似NAND Flash存儲器技術的多層式儲存（Multi Level Cell, MLC）與三層式儲存（Triple Level Cell, TLC）的概念，可以降低至制造成本并大幅提升存儲器密度。欲實現單一存儲單元多位元儲存的目標，提高記憶窗是必要的條件之一。
FeFET 存儲器的記憶視窗
?
理論上FeFET 存儲器所能夠達到的記憶視窗約可表示成2t f ×E C，其中t f 為鐵電層厚度，E C 則為矯頑電場。如圖八所示，由于傳統鈣態礦鐵電材料如PZT 之Ec 較小，欲實現較大的記憶視窗，勢必要沉積較厚的鐵電層厚度，這也是PZT 材料應用于FeFET 存儲器無法微縮的瓶頸之一，反觀HfO2 鐵電材料，較大的Ec 則可允許以較薄的厚度實現所需的記憶視窗，對于FeFET 存儲器的發展有相當大的助益。
?
FeFET 存儲器的效能評估除了記憶視窗外，操作速度與資料保存能力也相當重要。對基于HfO2 鐵電層之FeFET 存儲器而言，其寫入資料的速度大約在10 ns 的等級且擁有優異的資料保存能力。值得注意的是FeFET 存儲器的鐵電層是沉積于半導體之上，而非FeRAM 的鐵電電容其鐵電層是沉積于金屬之上，因此前述的去極化電場在FeFET 存儲器會更加明顯。所幸HfO2 鐵電層之Ec 約為1-2 MV／cm，可以有效抵抗去極化電場的反向效應，故仍能保有極為優異的資料保存能力。
?
（c）FTJ 存儲器
?
FTJ 存儲器的結構相對簡單，如圖六（c）所示，為鐵電層被上／下電極所包覆的三明治結構。藉由鐵電層極化量方向可調變能障高度（barrier height），由于穿隧電流與能障高度之間呈指數函數關系，因此可進而改變穿隧電流大小并引發穿隧電阻（tunneling electroresistance, TER），形成高電阻與低電阻間轉換。
?
目前大多數報導的FTJ 存儲器其操作電壓可在4V 以下，操作速度介于10-100 ns 之間，具備低寫入功耗與非破壞性讀取等優點，明顯優于傳統的Flash。另外，FTJ 存儲器高／低電阻比例（TER ratio）或稱ON／OFF比例大概介于10-100 之間。通常提高增加鐵電層厚度有助于提高TER ratio，不過這會使得導通電流與讀取電流下降，讀取時間增加。另一種較為可行的方案則是采用包括鐵電層與介面層在內的雙層結構，使電偶極切換與穿隧電流發生在不同薄膜。
?
FTJ 存儲器目前仍然處在非常初期的開發階段，對于陣列結構下的潛泄電流（sneak current）的抑制以及高／低電阻之統計分布相關分析仍有待進一步研究全。盡管FTJ 存儲器具有成為下世代存儲器的高度潛力，不過以現階段而言，低電流密度限制了讀取資料的速度，因此比較適合應用于I內存內計算 中的大量平行運算。
?
?前景看好的鐵電存儲器，又面臨著什么樣的挑戰與機會？?
本篇詳述鐵電存儲器發展概況與前景，然而，鐵電存儲器雖有著備受學界、業界高度矚目的美好前景，卻仍有著其發展上的技術挑戰。究竟其技術挑戰為何？有著什么樣的未來機會？我們距離“下世代存儲器內運算”到來還有多遠？將在下篇探討。
??
*聲明:本文系原作者創作。文章內容系其個人觀點,我方轉載僅為分享與討論,不代表我方贊成或認同,如有異議,請聯系后臺。
