
來源 |?techsugar
智庫 |?云腦智庫(CloudBrain-TT)
云圈?|?進“云腦智庫微信群”,請加微信:15881101905,備注您的研究方向
聲明?|?本號聚焦相關知識分享,內容觀點不代表本號立場,可追溯內容均注明來源,若存在版權等問題,請聯系(15881101905,微信同號)刪除,謝謝。
文︱KATHERINE DERBYSHIRE
來源︱Semiconductor Engineering
編譯︱編輯部
由分立式GaN器件組成的電路雖然能夠實現特定功能,但由于GaN集成電路能夠提供很多與硅集成電路相同的優勢,因此GaN集成電路仍是未來發展的終極目標。
隨著電路尺寸的調整,成本逐漸降低,同時寄生電阻和電容不斷減小,互連通道縮短。此外,改進的器件性能使GaN邏輯能夠處理更多的電路功能,從而在單個晶圓上集成完整的系統,并實現與其他半導體市場相類似的規模經濟。
GaN具有3.4 eV的大帶隙,使其具有比硅更高的擊穿電壓,開關和導通損耗較低。電動汽車等高功率應用需要復雜的電源管理電路,而這些電路尚未在GaN中實現。但這種材料也非常適合幾種低功耗應用。GaN逐漸成為LED照明應用中的主流趨勢,該材料具有更高的成本效益,且具備其他應用可以建立的制造基礎。

圖1:SOI上的GaN平臺支持利用深溝槽隔離、基板觸點和RDL的單片集成器件(圖源:Imec)
二維電子(和空穴)氣體
GaN高電子遷移率晶體管(HEMT)與硅MOSFET相比有著多方面差異。雖然嚴格控制量的碳起到摻雜劑的作用,但電荷傳輸主要取決于二維“電子氣體”(2DEG)的形成。AlGaN和GaN之間界面處的拉伸應變導致界面區域的自發極化,以及界面處能帶結構的不連續性。電子遷移率很高(在極化區域內約為1,500 cm2 / V-s),但在該區域之外較低,有效地限制了界面附近的載流子。
然后,2DEG 形成設備通道。它位于電容器的兩個板之間。在耗盡模式器件中,當頂板(柵極)為正極時,它會在相反的板上感應出正電荷。負載流子(電子)從通道中耗盡并在兩個板上積聚,電導率下降。耗盡模式設備正常打開。當柵極電壓小于閾值電壓時,電流流動。
相反,對于增強模式器件,柵極上的正電荷將電子 從p摻雜的本體材料中拉入通道。增強模式設備通常處于關閉狀態。當柵極電壓小于閾值電壓時,沒有電流流動。特別是在功率器件中,在晶體管上使用正常值會帶來安全風險,因為即使控制電路發生故障,電流也會繼續流動。出于這個原因,增強模式設備更可取。
雖然正常開和常關器件的可用性允許實現邏輯門,但增強和耗盡模式器件都取決于電子的流動。事實上,雖然增強模式器件在柵極和AlGaN勢壘之間放置了p-GaN層,但電流路徑中沒有p摻雜材料,GaN通道中沒有pn結。目前也沒有任何商業上可行的p溝道GaN晶體管。原因是GaN孔遷移率非常低,只有10到20 cm2 /V-s。在12月的IEEE電子設備會議上,加州大學圣巴巴拉分校(UCSB)的Aditya Raj解釋說,一些研究人員已經使用基于AlInGaN的異質結證明了2D空穴氣體。不幸的是,獲得足夠的電流需要更高的充電密度,在5 x 10^13/cm2的范圍內。
沒有p-GaN器件,CMOS邏輯是不可能的。相反,Imec的半導體工藝工程師Thibault Cosnier解釋說,GaN電路依賴于電阻晶體管邏輯(RTL)和直接耦合FET邏輯(DCFL)。RTL需要在開關時間和靜態功耗之間進行權衡,在DCFL設計中,通過用耗盡模式HEMT替換電阻器,可以在一定程度上緩解這種情況。Imec小組報告說,他們能夠在高達200V的工作電壓下產生具有低泄漏和良好穩定性的邏輯電路。
采用分立式GaN元件構建的電路目前表現良好,但完全集成的GaN電路將提供理想的成本和性能優勢,如縮放硅CMOS IC。為此,制造商正在尋求硅晶圓上GaN集成電路的增長。
用于隔離的工程晶圓和晶圓上的堆疊通道
硅基GaN晶圓不僅有助于硅晶體管的集成,而且已經開始通過推動200mm工藝演進,來滿足純GaN電路的發展需求。
在Imec GaN技術項目總監Stefaan Decoutere看來,GaN具有與硅不同的晶格尺寸和熱膨脹特性,這意味著將兩者結合在同一片晶圓上,那么該晶圓在冷卻時保持平坦則需要一系列工程緩沖層,厚度控制在納米以內。由此產生的晶圓具有復雜且重疊的晶格應變場,這是GaN集成不可避免的特性。載流子陷阱、位錯和其他缺陷可能會在生成結構中的許多內部接口處累積。

圖2:高壓元件的橫截面顯示了增強模式GaN HEMT(a),耗盡模式MIS HEMT(b)和肖特基勢壘二極管(c)。穩定的器件可在高達 200 V 的電壓下工作,并采用 200mm GaN-on-SOI 晶圓構建(圖源:Imec)
一旦存在極其精確的GaN和相關化合物沉積工藝,工程超晶格就可以擴展潛在器件結構庫。正如硅IC制造商正在研究堆疊納米片設計以增加器件電流一樣,堆疊通道設計可能有助于p-GaN器件實現足夠的電流。UCSB小組報告了基于鎂摻雜的GaN / AlGaN超晶格的具有七個并行通道的GaN PFET的預期結果。
雖然在單個晶圓上集成多個GaN器件會減少互連寄生效應,但重要的是要記住,硅尤其是導電基板。GaN集成增加了相鄰設備之間交互和串擾的可能性。當在同一基板上制造高電流和低電流元件時,良好的電氣隔離尤為重要。香港科技大學的Gang Lyu及其同事提出了一種工程襯底,其頂部是高摻雜的p+硅,然后是GaN緩沖結構。這種設計將p-n二極管放置在垂直于GaN器件層的位置,該層被深溝槽隔離區域分解成島。p+島允許每個GaN晶體管的本地源到硅連接,背面觸點連接到總線電壓,而p-n結則將晶體管與干擾隔離開來。
管理故障以實現可靠的未來
盡管GaN IC距離商業化還有很長的路要走,但影響電路性能和可靠性的問題越來越突顯出來。正如德州儀器(TI)的GaN功率過程集成工程師Dong Seup Lee在IEDM上所解釋的那樣,較之邏輯器件,功率器件必須管理更大的電場,也更容易受到各種磁場引起的故障影響。由于缺乏高質量天然氧化物,GaN具有高密度的表面狀態。他補充表示,柵極和其他金屬接口附近的高電場可以驅動電子進入這些狀態。從而導致GaN表面捕獲的電子無法承載通道電流,耗盡寬度發生變化,電阻隨之上升,最終可能導致器件故障。
此外,GaN本身也會發生故障。GaN是一種極性材料,高電場會引起晶格應變,最終導致缺陷形成和電流泄漏路徑。Lee警告設備設計人員,由于柵極邊緣和源極附近的電流濃度,GaN可能會發生擊穿。在可能存在大電場但電流不通的關閉狀態設備中,日本國家先進工業科學技術研究所的研究人員觀察到類似于介電擊穿的突發性和破壞性擊穿事件。為了避免擊穿事件,他們建議將SiC二極管集成到器件基板上,為多余的累積電荷創建替代電流路徑。
總結
從分立GaN器件過渡到GaN集成電路,從實驗室概念驗證過渡到商業應用,不可避免地將可靠性和工作包絡問題帶到了最前沿。在電動汽車和功率器件市場的強勁驅動下,研究人員和工程師正在深入研究GaN特有難題,不斷推出可制造的解決方案。
-?The End -
版權聲明:歡迎轉發本號原創內容,轉載和摘編需經本號授權并標注原作者和信息來源為云腦智庫。本公眾號目前所載內容為本公眾號原創、網絡轉載或根據非密公開性信息資料編輯整理,相關內容僅供參考及學習交流使用。由于部分文字、圖片等來源于互聯網,無法核實真實出處,如涉及相關爭議,請跟我們聯系刪除。我們致力于保護作者知識產權或作品版權,本公眾號所載內容的知識產權或作品版權歸原作者所有。本公眾號擁有對此聲明的最終解釋權。
投稿/招聘/推廣/合作/入群/贊助?請加微信:15881101905,備注關鍵詞

“閱讀是一種習慣,分享是一種美德,我們是一群專業、有態度的知識傳播者.”
↓↓↓?戳“閱讀原文”,加入“知識星球”,發現更多精彩內容.
?分享?? 點贊?? 在看??@以“三連”行動支持優質內容!?