【光電集成】三維晶圓級扇出型封裝產品質量評價方法研究

今日光電 2025-12-01 18:00

華潤微電子推出第五代高性能SGT MOS產品 告別加班！讓你的AI調試效率翻倍！

今日光電

有人說，20世紀是電的世紀，21世紀是光的世紀；知光解電，再小的個體都可以被賦能。追光逐電，光引未來...歡迎來到今日光電！

----追光逐電光引未來----

田欣黃東巍

中國電子技術標準化研究院

摘要

為解決三維晶圓級扇出型封裝產品缺乏質量評價方法的問題，開展其工藝質量可靠性和器件質量可靠性評價方法的研究。結合裸芯片重構圓片、晶圓級多層再布線、晶圓級微凸點制備和三維堆疊等新工藝特點，確定了關鍵工藝參數及測試方法。通過與傳統結構器件的差異性分析，提出了三維晶圓級扇出型封裝器件的關鍵質量評價項目。選用典型國產器件開展了驗證，驗證了測試結果的準確性。

0? 引言

晶圓級扇出型 (Fan out Wafer Level Packaging，FOWLP) 是一種新型多層異構模塊集成技術。該技術將多個裸芯片重新構成一張圓片，利用再布線(Redistribution Layer，RDL) 工藝在圓片表面制作互連銅線，將多個芯片進行連接。FOWLP 省略傳統封裝中的基板轉接環節，實現芯片－芯片的直接互連。扇出型封裝突破了I/O 引出端數目的限制，可以提高能效和縮短電通路，因厚度減小而使得熱阻也相應減小，滿足低功耗集成要求，并可提高信號傳輸的效率[1-3]。

三維晶圓級扇出型封裝產品采用了裸芯片重構圓片、晶圓級多層再布線、晶圓級微凸點制備、三維堆疊等新工藝，其工藝不同于傳統平面鍵合和倒裝焊封裝，也不同于鍵合形式的堆疊封裝。目前，國內尚未有明確適用的三維晶圓級扇出型封裝產品的檢驗標準，器件的研制、生產和考核基本是依據企業詳細規范執行，具體考核試驗項目由用戶單位和研制單位協商確定，考核與評價方法有待統一。因此，亟需研究制定統一的三維晶圓級扇出型封裝產品工藝與器件可靠性的評價方法，提高其整體可靠性水平。

本文對適用于該產品的可靠性考核方法進行了研究并開展試驗驗證，有效解決缺乏適用考核方法的問題，促進國產三維晶圓級扇出型封裝產品的產業化水平的提高。

1? 三維晶圓級扇出型封裝工藝可靠性評價

三維晶圓級扇出型封裝工藝由圓片重構工藝、晶圓級雙面布線工藝、晶圓級微凸點制備工藝和三維堆疊等關鍵工藝組成，具體流程如圖 1 所示。本文對各關鍵工藝開展了詳細研究，明確了需監測的關鍵工藝參數，并提出了相應的參數測試方法，為今后產品的工藝鑒定考核提供了重要的技術依據。

1.1? 圓片重構工藝

裸芯片重構技術是實現晶圓級扇出型封裝工藝的關鍵步驟。該技術通過特定方式將芯片模塑在樹脂基體中，形成樹脂基圓片。其工藝流程如圖 2 所示，包含高精度裝片、圓片級塑封等關鍵工藝技術。通過工藝分析，多芯片圓片重構工藝的失效模式主要包括芯片偏移和圓片翹曲等，芯片位置偏移是由于壓縮模塑工藝過程熔融樹脂材料流動的不平衡作用力造成的，圓片翹曲是芯片與樹脂材料的CTE 不匹配造成的。

1.2? 晶圓級雙面布線工藝

要實現多個封裝體的三維堆疊，需要在封裝體的雙面都進行布線，并通過不同封裝體的制備凸點進行焊接，從而完成上下封裝體的信號互聯。單層RDL 無法滿足晶圓級扇出型三維封裝集成結構的電信號傳輸需求，因此需采用多層 RDL 加工工藝，如圖3 所示。

雙面極多層再布線工藝的主要失效模式包括RDL 斷裂和 RDL 與 PI 分層等，分層主要是由于樹脂、IC 芯片和再布線的熱膨脹系數不同而使得塑封體內部材料界面之間產生分層，RDL 斷裂是由于外界機械沖擊振動造成結構破壞。

1.3? 晶圓級微凸點制備工藝

微凸點結構作為堆疊芯片組上下層之間電氣互聯的傳輸媒介，起著至關重要的作用。

通過工藝分析，晶圓級微凸點的失效模式主要包括熱疲勞和機械疲勞。隨著時間的延續，焊點產生蠕變損傷，最終造成器件失效。

1.4? 三維堆疊工藝

三維堆疊工藝包括高精度貼裝與回流工藝和堆疊芯片無空洞底部填充工藝。

堆疊后的芯片模組與外殼或基板連接采用倒裝焊工藝，芯片堆疊模組與外殼 / 基板采用一體化回流工藝方式，減少二次回流帶來的焊球二次熔融風險。

底部填充通常在上方芯片邊緣位置進行點膠，膠液低落在下方芯片相齊平的相應位置，通過“虹吸效應”，底部填充料被吸入焊接的凸塊區域，并逐漸蔓延至芯片其他側邊，從而實現底部填充。

通過工藝分析，三維堆疊工藝的失效模式主要包括焊點空洞、底部填充空洞等。

1.5? 關鍵工藝參數測試方法

根據上述研究，得到了三維晶圓級扇出型封裝的關鍵工藝參數及測試方法，見表 1，為后續國產器件的工藝鑒定考核提供了依據。

2? 三維晶圓級扇出封裝器件可靠性評價

結合三維晶圓級扇出型封裝與傳統結構器件的差異性分析，對《半導體集成電路通用規范》《合格制造廠認證用半導體集成電路通用規范》《混合集成電路通用規范》《微電子器件試驗方法和程序》等標準中的規定試驗項目開展了適用性分析，得到重點差異如下：

(1) 非破壞性鍵合拉力試驗不適用非破壞性鍵合拉力主要適用于引線鍵合形式的集成電路，對三維晶圓級扇出型封裝器件不適用。

(2) 應采用工藝樣件開展倒裝結構質量測試《微電子器件試驗方法和程序》中規定應對下填料前的倒裝片進行拉脫和剪切試驗。在三維晶圓級扇出型封裝中，仍普遍采用倒裝結構，需考慮倒裝片剪切和拉脫試驗方法，目前鑒定檢驗均是針對底部填充后的封裝器件進行，底部填充后會導致應力過大而無法采用標準判據。因此，應對開展底部填充工藝前的工藝樣件開展試驗，分別進行破壞性的倒裝拉脫測試和剪切力測試，測試標準分別依據《微電子器件試驗方法和程序》中方法 2031 倒裝片拉脫 ( 下填料前 )條件 F和方法 2019 倒裝焊芯片剪切 ( 下填料前 )。

(3) 采用 3D X-RAY 進行內部結構分析對三維晶圓級扇出型封裝器件，傳統的 X 射線試驗無法反映其內部的立體形貌及相關缺陷，故應采用 CT 試驗方法對三維晶圓級扇出型封裝器件進行檢驗。

(4) 采用工藝樣件開展微凸點質量測試三維晶圓級扇出型封裝采用微凸點結構，對于工藝樣件的凸點共面性和凸點剪切強度的測試也應重點考慮，采用剪切力測試儀對完成晶圓級植球的芯片表面焊球進行剪切強度測試，采用 AOI 設備對圓片表面微凸點的共面性進行檢測，考核微凸點質量。

(5) 對于溫度循環、強加速穩態濕熱等試驗條件進行對比驗證由于器件工藝對于溫度的敏感性，重點開展溫度循環 (1 000 次 ) 和 HAST 試驗 (500 h) 的試驗，驗證目前國產工藝的穩定性，并在不同試驗條件下進行對比分析。

3? 可靠性評價驗證

3.1? 工藝質量可靠性驗證

選用的典型國產器件為三維扇出型兩層堆疊Flash 芯片電路，如圖 4 所示。

對于關鍵工藝參數，對選用的典型國產器件開展在線監測，進行產品的工藝質量驗證，提升產品的可靠性。結果圖 5~ 圖 7 表明，工藝參數均在合格范圍內，國產工藝質量可控。

3.2? 器件質量可靠性驗證

選擇了溫度循環 (1 000 次 )、強加速穩態濕熱(96 h)、高溫—低氣壓、高溫貯存、倒裝片拉脫和剪切等易激發器件缺陷的試驗，針對未做底部填充的工藝樣件開展了試驗驗證。試驗結果表明，國產器件在 1 000 次溫度循環試驗后發生了功能失效，對溫度循環后失效的器件開展失效分析，CT 試驗結果如圖8 所示，經分析，失效是由于工藝過程中未進行底部填充而發生了大量焊球熱疲勞斷裂導致的。在倒裝剪切試驗中，如圖 9 所示，斷裂面為焊球處，處于韌性斷裂，斷裂模式正常。

選擇了溫度循環 (1 000 次 )、強加速穩態濕熱(500 h)、CT 內部檢驗、靜電放電敏感度分級 (2 000 V)等易激發和發現器件缺陷的試驗，針對底部填充的器件開展了試驗驗證。1 只器件在 CT 內部結構檢驗中，大量焊球出現了不明原因的規則性空洞，如圖10 所示，經初步判斷為工藝過程中產生的缺陷。