破解Chiplet互連可靠性難題：金剛石中介層顯著抑制電遷移失效

隨著先進制程逼近物理極限，Chiplet 架構逐漸成為高性能計算與異構集成的重要路徑。當前主流 Chiplet 系統普遍采用硅中介層（interposer）+ TSV（硅通孔）+ RDL（再布線層） 的 2.5D/3D 集成方案，實現高帶寬、低延遲的芯粒互連。

然而，隨著集成密度和電流密度持續提升，互連結構中的電遷移（Electromigration, EM）問題愈發突出。在 TSV–RDL 交匯等關鍵位置，高電流密度疊加顯著的溫度梯度和熱應力梯度，極易誘發金屬原子遷移、空洞（void）與凸起（hillock）形成，最終導致開路或短路失效，嚴重威脅 Chiplet 系統的長期可靠性。

近日，西安理工大學團隊與西安電子科技大學團隊在IEEE Transactions on Electron Devices合作發表論文“Investigation on Electromigration Failure Mechanism and Lifetime Prediction of Interconnects Under Multifield Coupling for Chiplet Applications”，系統研究了電-熱-應力多物理場耦合條件下TSV-RDL互連的電遷移失效機制，并提出了一種高精度壽命預測方法。

關鍵發現一：TSV–RDL 連接處是電遷移“最危險區域”

通過電–熱–應力耦合分析，論文明確指出：

• 最大電流密度：出現在 TSV 與 RDL 截面突變位置；

• 最大溫度梯度：集中于 RDL 金屬線與 TSV 銅柱交界處；

• 最大熱應力與應力梯度：源于 Cu / Si / SiO? 多材料界面 CTE 失配。

多場耦合疊加，使 TSV–RDL 連接區成為電遷移最易發生、也是最先失效的區域，這一結論對 Chiplet 互連結構設計具有直接指導意義。

關鍵發現二：金剛石中介層顯著抑制電遷移

論文進一步比較了 硅、玻璃、金剛石 作為中介層材料時的電遷移壽命差異，結論非常明確：

• 金剛石中介層可顯著延長互連壽命；

• 相比硅和玻璃，電遷移失效時間明顯推遲。

其物理原因在于，金剛石具有極高熱導率（~2000 W/m·K），可快速導出焦耳熱；降低峰值溫度與溫度梯度，從源頭削弱熱遷移與應力遷移；改善整體溫度均勻性，緩解多物理場耦合放大效應。

當然，作者也客觀指出，金剛石中介層在成本、CVD 制備工藝、界面可靠性等方面仍存在工程挑戰，但從可靠性角度看，其潛力已得到明確驗證。

關鍵發現三：增大 TSV 半徑可提升抗電遷移能力

在 TSV 尺寸效應方面，論文系統分析了 3–6 μm 半徑 TSV 的電遷移表現，結論包括：

• TSV 半徑越大，平均電流密度越低；

• 熱容量與散熱路徑增強，溫度梯度下降；

• 空洞形成所需的原子遷移量更大。

定量結果表明：TSV 半徑每增加 1 μm，平均互連壽命可延長約 12.75 小時（在加速條件下）。但作者同時強調，TSV 尺寸增大會帶來 Keep-Out Zone（KOZ）面積增加，因此在工程中需在可靠性與集成密度之間權衡。

總體來看，該研究從多物理場耦合視角系統揭示了 Chiplet 互連電遷移的失效機理，并提出了一種精度較高、工程可落地的壽命預測方法。相關結論對 TSV–RDL 結構優化、中介層材料選擇以及高功率 Chiplet 系統的可靠性設計，均具有直接的參考價值。

圖1. 芯片組封裝結構示意圖

圖2. 提出的電磁壽命預測方法流程圖

圖3. 三維TSV-RDL互連結構。（a）三維視圖。（b）局部放大圖

圖4. 3D TSV-RDL互連模型網格劃分

求點贊

求分享

求推薦