近日，聯發科在投資者說明會上正式確認，其AI定制芯片（AI ASIC）項目將采用臺積電CoWoS+英特爾EMIB-T雙先進封裝技術并行方案。早在今年4月的法說會上，聯發科已透露布局雙封裝技術，但未公布第二家合作方，本次會議徹底落地該戰略。
聯發科CEO蔡力行表示，公司將依托自身2納米先進制程設計能力與架構工程優勢，聯合兩大封裝廠商，為客戶開發大尺寸、高性能AI ASIC產品。
量產與市場目標方面，聯發科第一代數據中心ASIC將于2026年第四季度量產，預計貢獻超20億美元營收；同時預判2027年全球數據中心ASIC市場規模達700億-800億美元，公司目標拿下15%-20%的市場份額。
聯發科同時押注臺積電CoWoS與英特爾EMIB-T兩條先進封裝路線，是基于行業發展趨勢與企業戰略布局的核心決策，主要包含兩大關鍵考量：
1. 規避供應鏈風險，突破產能瓶頸：過往全球高端AI芯片先進封裝高度依賴臺積電CoWoS技術，行業供應鏈高度集中。伴隨AI ASIC芯片持續向超大尺寸迭代、逐步突破傳統光罩尺寸規格，單一CoWoS技術路徑不僅存在極大的產能缺口，也讓企業面臨極高的供應鏈斷供、產能受限風險。聯發科雙路線并行策略，能夠有效分散供應鏈風險，擺脫單一廠商依賴，同時大幅提升AI芯片產品的設計靈活度與量產保障能力。
2. 兼顧差異化需求，平衡成本與性能：當前AI市場客戶需求分層明顯，不同客戶對芯片性能、成本、交付周期的訴求差異極大。其中臺積電CoWoS技術生態成熟、量產穩定、互連性能頂尖，可滿足高端客戶超高算力、高穩定性的商用需求；而英特爾EMIB-T技術成本更低、設計自由度更高，適配性價比導向的客戶場景。雙軌并行模式可靈活適配不同層級客戶，在產品性能、制造成本、量產交付能力之間實現最優平衡，全面覆蓋市場需求。
EMIB-T是英特爾2.5D封裝平臺的最新迭代技術，全稱嵌入式多芯片互連橋（硅通孔版）。核心原理為在有機基板內嵌入小型硅橋連接芯片裸片，替代傳統大面積硅中介層，在保留高帶寬、高密度互連、支持HBM集成的優勢下，大幅降低封裝成本。
相較于初代EMIB架構，新增的硅通孔（TSV）技術，顯著提升電源與信號傳輸效率，強化了大型AI芯片、芯粒（Chiplet）架構的設計彈性。
根據英特爾技術路線圖，2026年EMIB-T可支持8倍光罩尺寸，2028年將拓展至12倍以上，可容納24顆以上HBM及38個EMIB-T橋接，擴展性極強。
1. 成本低廉：摒棄昂貴的大面積硅中介層，封裝成本較CoWoS降低約50%，成本優勢極具市場競爭力；
2. 設計靈活：不綁定特定IP與制程節點，可混搭不同廠商、不同制程的芯片，簡化供應鏈體系；
3. 擴展性強：依托有機基板，不受晶圓尺寸限制，最大可支持120×180毫米超大封裝面積，適配多芯粒、多HBM集成；
4. 傳輸高效：TSV技術使供電路徑電阻降低超30%，可完美適配HBM4高端內存供電需求。
短板：目前尚未大規模量產，預計2027年才開啟大規模商業交付，現階段僅良率突破九成，市場穩定性有待驗證。
1. 性能與拓撲更強：大面積硅中介層可實現全域短距離高速互連，適配復雜芯片拓撲結構，綜合互連性能頂尖；
2. 生態極度成熟：已被英偉達、AMD、谷歌、亞馬遜等全球頭部AI芯片廠商廣泛采用，2025年占據超90%的高端封裝產能，供應鏈配套完善；
3. 量產穩定：已實現大規模商業化量產，技術可靠性、交付穩定性經過市場長期驗證。
4. 短板：成本高昂、產能緊張，且對硅中介層依賴度高，設計靈活性相對有限。
聯發科雙封裝路線戰略，標志著全球高端AI封裝產業格局迎來重構，徹底打破臺積電CoWoS一家獨大的行業局面，形成臺積電CoWoS與英特爾EMIB-T雙雄對決的競爭格局。對于行業而言，AI芯片芯粒化發展趨勢下，封裝技術正式成為芯片產業核心競爭賽道。臺積電持續迭代CoWoS-L、CoPoS等技術鞏固龍頭地位，英特爾憑借EMIB-T成功切入高端AI封裝市場，行業技術競爭、產能競爭愈發激烈。
來源：電子工程特輯
聲明：Flink未來產鏈整理，轉載請聯系：18158256081（同微信）
