PCB設計不是堆砌電路，而是一個“細節筑基”的系統工程。你可能因為一個焊盤出線不對稱，造成器件立碑；也可能因為一個信號跨分割，導致整塊板子EMI爆表……
今天這篇文章，我們不講空理論，只講那些讓無數工程師抓狂的實戰細節陷阱！
在開關電源類PCB中，往往存在高壓強電與低電壓弱電共板設計。這時，強電部分（如MOS管、功率電感）與控制信號（如PWM、反饋信號）必須嚴格分區，避免高電壓噪聲“竄入”控制電路，導致誤動作，甚至炸板。
圖1 — 強弱電信號隔離布局
晶體振蕩器輸出能力有限，尤其在高速數字系統中，晶振遠離主控芯片會導致：
比如你在設計一個8路輸入、8路驅動的控制板，模塊重復性高，推薦使用PCB設計軟件中的“模塊復用”功能，統一布局、對稱布線，不僅節省時間，還大大降低出錯率。
圖3 — 模塊復用對稱布局
調試時，你的手、你的探針、你的熱風槍都需要空間！
小器件旁邊不要放大器件，避免遮擋
可調電阻、電容、跳線器件旁留空
插件元件避免交叉重疊
電源進入芯片的瞬間，可能伴隨電壓波動、尖峰噪聲。去耦電容就是芯片的“安全氣囊”，吸收這些波動。
在多層PCB中，如果信號線從一個參考面跨越到另一個不同的區域（比如從GND層跨到空白層），信號回流路徑斷裂，EMI滋生，信號質量大幅下降。
尤其是高速信號線，一定要避免跨分割布線！
圖6、圖7 — 跨分割誤區與正確示意
焊盤引線如果從對角出線，再加上阻焊偏差，會出現元件焊接旋轉或偏移，影響焊接質量。
解決方法：
扇出走線保持沿長軸對稱
若能保持短軸對稱，能進一步防止偏移
圖8、圖9 — 焊盤出線引起旋轉與修正方法
很多人誤以為“差分線只要間距一樣就行”，這是誤區。真正影響信號同步的是線長！
時鐘、USB、LVDS等高頻信號，若不做電磁隔離，會：
多層PCB布線時，如果打孔過多或密集排列，會割裂GND/VCC參考面，導致：
金手指長期插拔，阻焊層若未開窗會逐漸脫落，導致：
立碑現象=兩端受力不均，主要由：
