【關注】臺積電開發AI芯片封裝技術以抗衡英特爾

臺積電CoWoS先進封裝產能持續吃緊，而英特爾憑借靈活性更高的EMIB技術正斬獲大量訂單。面對競爭壓力，這家晶圓代工龍頭不得不調整策略以維持競爭優勢。據外媒報道，臺積電正試圖借鑒英特爾的先進封裝思路，開發類似技術以應對市場變局。

據悉，該項目在臺積電內部被稱為“準EMIB（quasi-EMIB）”，技術路徑明顯參考了英特爾的方案。

背景梳理：臺積電傳統的CoWoS-S（基板上晶圓級芯片堆疊）封裝依賴大面積、高成本的硅中介層來連接處理器與高帶寬內存（HBM）。這種全覆蓋式的硅中介層底部布滿均勻微凸塊陣列，充當芯片間的互連介質。

隨后推出的CoWoS-L方案對此進行了改良：棄用整片式硅中介層，轉而采用柔性且低成本的再分布層（RDL）基板。同時，僅在各小芯片（Chiplet）需要進行高密度數據交換的局部區域，嵌入名為“局部硅互連（LSI）”的微型硅橋。這一設計兼顧了硅材料的高速傳輸特性與有機RDL基板的大尺寸成本優勢。

盡管如此，英特爾的嵌入式多芯片互連橋（EMIB）在效率上仍具優勢。該技術將微型硅“橋”直接嵌入有機基板內部，僅在芯片與硅橋的連接邊緣布置高密度微凸塊，從而在單一封裝內實現多芯片互連。

換言之，EMIB摒棄了貫穿整個芯片的昂貴硅層或RDL布線，轉而充當“局域微通道”，僅在需要通信的芯片之間建立連接。

英特爾方案的效率優勢在于其無中間層架構：小芯片直接貼合在有機基板上，通過單次封裝工藝即可跨越埋入式硅橋完成互連。

相比之下，臺積電CoWoS-L依賴于獨立的RDL中介層，LSI硅橋嵌入其中。這片“RDL+硅橋”復合結構需先在傳統圓形硅晶圓上制造，再貼合至下方的有機基板，工藝流程包含兩次獨立的組裝與貼裝步驟。

此外，英特爾下一代EMIB-T技術將在嵌入式硅橋上直接加工硅通孔（TSV）。這些垂直布線通道允許電源與高速信號從封裝底部垂直穿通硅橋，直達上方處理器或存儲器，從而支持3D堆疊架構。

在此背景下，臺積電將目光投向英特爾EMIB并不意外。據《The Information》披露，臺積電正攜手景碩科技（Kinsus Interconnect Technology Corp.）研發“類EMIB”封裝方案。雖然細節尚未公布，但業界推測臺積電意在徹底棄用RDL，全面轉向EMIB式硅橋架構。

目前，臺積電CoWoS-L產能已預訂至2026年底，并延伸至2027年，部分訂單交期長達78周。在產能嚴重供不應求的局面下，臺積電急需開辟新的技術路線，以抵御英特爾在先進封裝領域的攻勢。