再聊Intel 4工藝和Foveros封裝：電腦CPU真的變了

Intel剛剛發(fā)布的電腦處理器Meteor Lake基于Intel 4制造工藝，并采用Foveros 3D封裝方案。尤其后者，或許對(duì)PC處理器而言，意味著一個(gè)新時(shí)代的開(kāi)啟；chiplet和先進(jìn)封裝真正要走進(jìn)千家萬(wàn)戶了；Intel說(shuō)這是40年來(lái)最大的處理器架構(gòu)變革...

有關(guān)代號(hào)Meteor Lake、用于PC的新一代酷睿Ultra處理器，大框架的技術(shù)點(diǎn)我們已經(jīng)在前篇文章做了介紹。Meteor Lake之所以受人矚目，品牌名還改做了“酷睿Ultra”，很大一部分原因是這代芯片，部分基于最新的Intel 4制造工藝；與此同時(shí)還用上了chiplet、先進(jìn)封裝這些熱門技術(shù)。

其實(shí)我們過(guò)去對(duì)Intel 4制造工藝，以及EMIB、Foveros先進(jìn)封裝技術(shù)已經(jīng)多有報(bào)道。但這次Intel Innovation上，隨Meteor Lake的發(fā)布，Intel又做了一些信息的更新。本文就來(lái)談?wù)処ntel 4工藝，以及在Meteor Lake處理器上應(yīng)用的先進(jìn)封裝技術(shù)。

Intel 4的晶體管密度提升問(wèn)題

這次的媒體會(huì)上，Intel說(shuō)Intel 4的量產(chǎn)意義很大，是此前Intel承諾的“四年5個(gè)節(jié)點(diǎn)”“非常重要的里程碑”，“會(huì)對(duì)Intel 3、20A、18A工藝起到促進(jìn)作用”。

Intel現(xiàn)在似乎不喜歡人們將其工藝和“幾nm”掛鉤。不過(guò)去年年中，我們就在《Intel 4工藝剖析：可以算是4nm嗎？》一文就其定位做了明晰，即便Intel不愿意將Intel 4和4nm這個(gè)稱謂扯上關(guān)系，Intel 4也的確在很多維度上超過(guò)了另外兩家foundry廠的4nm工藝，并且明顯和3nm更接近。

在去年的IEEE VLSI研討會(huì)上，Intel就明確過(guò)Intel 4的HP高性能單元庫(kù)面積縮減2倍，或者說(shuō)晶體管密度相較Intel 7提升2倍。

上面這張圖給出了Intel 7和Intel 4高性能庫(kù)的尺寸，以及關(guān)鍵參數(shù)——包括fin pitch、金屬層M0間距、contacted poly pitch等。具體的之前我們都介紹過(guò)了，就不再贅述。

不過(guò)依舊要強(qiáng)調(diào)一點(diǎn)，就是Intel 4這代工藝只做了HP高性能庫(kù)，而沒(méi)有做HD高密度庫(kù)。所以這里的密度提升2倍，是前后兩代HP庫(kù)的比較。此前Intel就說(shuō)過(guò)HD庫(kù)會(huì)留待Intel 3節(jié)點(diǎn)時(shí)實(shí)施。

對(duì)于Meteor Lake而言，Intel 4的HD庫(kù)缺失其實(shí)無(wú)關(guān)緊要，因?yàn)镮ntel 4主要用于這顆芯片的Compute tile，也就是CPU所在的那片die；其余die/tile的工藝可能都有差異，有些是由第三方foundry制造的——這也充分體現(xiàn)了Intel現(xiàn)如今的IDM 2.0戰(zhàn)略。

互聯(lián)金屬層、關(guān)鍵更新、良率

Intel 4在互聯(lián)金屬層部分，除了間距縮減，相比Intel 7多了1層M15；真正開(kāi)始在某些層上使用EUV極紫外光刻；且底層的材料使用上也發(fā)生了很大的變化。主要是M0-M4這5層的金屬線，換成了所謂的eCu（增強(qiáng)型銅）。

這種eCu實(shí)際上是銅外部覆蓋鈷，最外層diffusion barrier則為鉭。關(guān)注Intel制造工藝的讀者應(yīng)該會(huì)比較了解，在Intel的10nm工藝時(shí)代，最初就很激進(jìn)地選擇了鈷材料。不談電阻率的問(wèn)題，這可能也成為10nm（包括Intel 7）此前遲遲未能步入成熟期的重要原因。

實(shí)際上鈷的電阻率是高于銅的，所以其導(dǎo)線電阻本身也將更高——這是對(duì)鈷而言的顯著不利因素。此前Intel之所以換用鈷，是考慮到銅的電子遷移（electromigration）問(wèn)題。隨工藝節(jié)點(diǎn)持續(xù)邁進(jìn)，金屬層線寬（line width）也變得更小。鈷的特性，決定了導(dǎo)線外部的barrier層可以做得很小，鈷的line core width則保持住寬度，電子遷移的問(wèn)題就會(huì)比較小——而銅在這方面就是個(gè)大問(wèn)題。

但大概是存在實(shí)施上的技術(shù)難度，以及考慮鈷畢竟還是有著顯著更高的電阻率，Intel也就對(duì)這部分做了改良。Intel 4的eCu方案達(dá)成了更低的線路電阻，而且電子遷移帶來(lái)的壽命問(wèn)題也達(dá)到了鈷相似的水平，如下圖：

Intel 4工藝還有一些關(guān)鍵點(diǎn)，包括“廣泛使用”EUV極紫外光刻，不僅提高了圖案的保真度，而且減少了總的掩模數(shù)和工藝總步驟——這個(gè)好像是三星、臺(tái)積電也都不忘宣傳的。如果說(shuō)相同圖案的曝光，據(jù)說(shuō)工藝步驟能減少3-5倍。

Intel給的數(shù)據(jù)是，芯片在采用EUV光刻的情況下，Intel 4工藝相較于Intel 7總體少了20%的掩模數(shù)，工藝步驟則減少了5%。畢竟如果不用EUV，而繼續(xù)用DUV多重曝光的話，Intel 4相比Intel 7必然會(huì)大幅增加工作量。

另外基于EUV還帶來(lái)了一個(gè)好處，互聯(lián)結(jié)構(gòu)變得更加“標(biāo)準(zhǔn)化”。Intel 7由于尚未使用EUV，帶來(lái)了不少非標(biāo)準(zhǔn)的連接方式；EUV則帶來(lái)了更為統(tǒng)一的“網(wǎng)格化互聯(lián)設(shè)計(jì)規(guī)則”。

Intel方面說(shuō)，這對(duì)于APR工具（auto placement & route）變得很重要，“在沒(méi)有特殊件的情況下，布局、單元擺放、時(shí)鐘樹(shù)統(tǒng)一（CTS）、布線等都更容易實(shí)現(xiàn)”；在Intel 7時(shí)代，“必須要要用特殊件，要做非常仔細(xì)的分布，以免出現(xiàn)擺不好或者放不下之類的情況”。

有關(guān)Intel 4達(dá)成的PPA提升，之前Intel也提過(guò)。基于行業(yè)標(biāo)準(zhǔn)核心（應(yīng)該是Cortex-A76），采用Intel 4相比Intel 7在時(shí)鐘頻率方面最多可提升21.5%。即Intel 7工藝達(dá)到2.1GHz頻率時(shí)，同功耗下Intel 4能多出21.5%的頻率；而2.1GHz同頻率下，Intel 4可降低40%的功耗。

Intel 4的極值頻率多了5%的余量，是8VT（4N+4P，可能是一種HVT晶體管）選擇帶來(lái)的更高的極值性能。不過(guò)注意，從下面的圖也不難發(fā)現(xiàn)，這不是基于x86的核心IP；Meteor Lake即酷睿Ultra產(chǎn)品層面應(yīng)當(dāng)會(huì)揭曉這方面的數(shù)據(jù)。

還有一項(xiàng)關(guān)鍵更新是Intel 4的MIM（metal-insulator-metal）電容密度提高了大約2倍，屬于金屬互聯(lián)高層部分的SuperMIM電容迭代。此前Intel 7還叫10nm enhanced SuperFin時(shí)期，Intel提及過(guò)SuperMIM的更新。

當(dāng)時(shí)Intel就說(shuō)采用一種新型的SuperMIM，相比面積相似的業(yè)界標(biāo)準(zhǔn)MIM，電容量增加5倍，實(shí)現(xiàn)電壓降低和性能提升。其中關(guān)鍵是通過(guò)新型high-k材料在<0.1nm的薄層中沉積，在兩個(gè)或多種材料類型之間構(gòu)成所謂的superlattice超晶格。

Intel 4這部分的提升詳情，Intel沒(méi)有在本次媒體會(huì)上多談；只是提到376 fF/μm²的電容密度。具體如下圖：

有關(guān)Intel 4最后值得一提的是良率。據(jù)說(shuō)Meteor Lake的良率很高，基本超過(guò)了14nm和10nm成熟期的良率水平。下面這張圖提供了良率的相對(duì)值，可見(jiàn)已經(jīng)高于Skylake和Tiger Lake。

像Tiger Lake，理論上應(yīng)該已經(jīng)算是Intel 10nm的第三代了。Intel愿意在Meteor Lake發(fā)布之際呈上這樣的數(shù)字，一方面是給予市場(chǎng)信心，另一方面應(yīng)該也是為接下來(lái)Intel 3要提供foundry服務(wù)做前期宣傳。

有關(guān)Foveros封裝，及Meteor Lake上的應(yīng)用

其實(shí)Intel最知名的兩類封裝方式，EMIB和Foveros，我們之前也寫過(guò)好些文章做過(guò)介紹了。前幾個(gè)月，我們和幾家半導(dǎo)體封裝設(shè)備廠聊了聊，進(jìn)一步明確了“先進(jìn)封裝”的概念。行業(yè)普遍是把互聯(lián)密度足夠小的芯片倒裝（flip chip）也算做先進(jìn)封裝的。

而一般我們大部分人理解，相對(duì)狹義的“先進(jìn)封裝”是特指2.5D和3D封裝，也就是將不同的chiplet基于硅橋（silicon bridge）或者某種中介（interposer）“連起來(lái)”的封裝方案。

Intel EMIB（Embedded Multi-Die Interconnect Bridge）就屬于一種基于硅橋的2.5D封裝方案，就是在chiplet之間，在封裝基板上“挖出”硅橋通路，如上圖中的最后一類方案；EMIB達(dá)成的IO互聯(lián)間距為55μm。比較知名采用了EMIB封裝的芯片如4代至強(qiáng)Sapphire Rapids。

Foveros在Intel看來(lái)完全屬于3D堆疊方案，就是把chiplet/die面對(duì)面疊起來(lái)——比如下圖中上兩層通過(guò)μbump互聯(lián)堆疊方式。我們最早見(jiàn)過(guò)基于Foveros做3D堆疊的芯片是2020年少批量生產(chǎn)的Lakefield。當(dāng)時(shí)Lakefield基于Foveros疊了base die和compute die兩層。其中compute die主要是CPU和GPU，而base die就是cache和IO了。

雖然就interposer的角度來(lái)看，它其實(shí)多少有些像是2.5D封裝。不過(guò)Foveros作為一個(gè)品牌，本身也在不斷迭代，或者說(shuō)有不同的技術(shù)版本。比如說(shuō)Foveros Omni、Foveros Direct等。其中第四代的Foveros Direct就是傳說(shuō)中的hybrid bonding混合鍵合了，據(jù)說(shuō)互聯(lián)間距可達(dá)成10μm。

而傳說(shuō)中異常復(fù)雜的Ponte Vecchio，也就是2021年Intel Architecture Day上發(fā)布的那顆GPU，現(xiàn)在叫GPU Max，則結(jié)合了EMIB和Foveros（Intel似乎將其結(jié)合命名為Co-EMIB）——即有些地方3D堆疊，水平方向再做2.5D封裝。芯片總共包含47個(gè)有源tile，采用5種不同的工藝節(jié)點(diǎn)。

即將上馬的Meteor Lake首先是chiplet化的，這一點(diǎn)介紹Meteor Lake技術(shù)要點(diǎn)的文章已經(jīng)談過(guò)。即整顆芯片，是由幾片不同的chiplet/die/tile構(gòu)成的，包括Compute tile、Graphics tile、SoC tile、IO tile；

這些tile又疊在了一片base tile上方。此前傳言消息稱，其中Compute tile基于Intel 4工藝，base tile則基于Intel 22FFL工藝；還有其他的tile都由臺(tái)積電制造，但工藝或許也存在差異，包括了N5和N6。

這么做不光是沾了chiplet和先進(jìn)封裝的一切好處——包括不同chiplet可以用最適配的工藝去造、節(jié)約成本，從晶圓上切小die提升了晶圓利用率、制造良率；以及更為松散的方案利于規(guī)模的彈性化縮放；另一個(gè)優(yōu)勢(shì)是就產(chǎn)品層面，讓不同定位的SKU更容易做，因?yàn)椴煌δ軈^(qū)塊都做到了模塊化——這一點(diǎn)我們也在Meteor Lake技術(shù)要點(diǎn)分享文章里做過(guò)解讀。

可能是40年來(lái)最大的處理器架構(gòu)變革

Foveros的真正大規(guī)模量產(chǎn)，以及IDM 2.0戰(zhàn)略體現(xiàn)的集大成者，應(yīng)該都在這一代Meteor Lake上。其實(shí)看到個(gè)人電腦處理器開(kāi)始大舉應(yīng)用chiplet和先進(jìn)封裝技術(shù)，而且明年大概我們就能用上，仍然感覺(jué)相當(dāng)不可思議。拋開(kāi)隔壁的3D V-Cache應(yīng)用不談，Zen的那種chiplet還很難稱得上2.5D或3D封裝。

所以Intel稱Meteor Lake “是40年來(lái)最重要的PC架構(gòu)變化：由monolithic芯片設(shè)計(jì)，全面轉(zhuǎn)向模塊化的設(shè)計(jì)，3D封裝技術(shù)則為這種模塊化設(shè)計(jì)提供了最底層的技術(shù)支持”。

最后分享Meteor Lake“組裝”的框架流程，也很有趣，具體如文末的圖片。因?yàn)镸eteor Lake分成了不同的chiplet或tile，所以Intel首先從自家fab廠，以及第三方foundry廠，拿到造好的不同的tile；并做測(cè)試。

這些tile要疊到base tile之上。不過(guò)base tile晶圓首先是不做切割的。將上述4個(gè)tile基于Foveros封裝到base tile上。完成堆疊以后，再進(jìn)行切割與后續(xù)封測(cè)。

“因?yàn)?D封裝很復(fù)雜，我們也在不斷改進(jìn)封裝工廠，加大投資，以配合Meteor Lake以及未來(lái)PC產(chǎn)品的生產(chǎn)，以期實(shí)現(xiàn)大規(guī)模3D封裝。”此前Intel就透露過(guò)2025年的產(chǎn)能增加計(jì)劃，以及包括在俄勒岡、新墨西哥和檳城的投資擴(kuò)產(chǎn)。

眼見(jiàn)PC處理器的新時(shí)代很快就要拉開(kāi)帷幕了。（導(dǎo)讀：《馬上要來(lái)的酷睿Ultra處理器：Meteor Lake關(guān)鍵技術(shù)點(diǎn)剖析》《最新的酷睿處理器里面為什么要加一顆NPU？》）