齊力半導體：AI給芯片行業帶來的挑戰，要靠先進封裝解決

"AI領域對芯片行業提出了前所未有的挑戰：

• 應用端數據量持續膨脹；
• 芯片功耗與散熱問題日益嚴峻；
• 數據帶寬瓶頸亟待突破；
• 綜合能效比（Performance/Cost）成為核心競爭指標；
• 不同場景下的AI適配性要求也愈發多元。"

在ICCAD 2025大會的演講中，齊力半導體（紹興）有限公司CEO謝建友一針見血地指出了AI產業對芯片行業的深遠影響。他指出，隨著TikTok等應用數據量的激增，客戶對芯片提出了1000安培甚至1200安培的電流需求，由此需求所堆積的晶體管密度不斷提高，而馮·諾依曼架構的帶寬限制更是讓AI算力提升面臨前所未有的巨大挑戰。

齊力半導體（紹興）有限公司CEO謝建友

面對這些挑戰，謝建友在本次會議上的《先進封裝在大規模AI智算芯片領域當中的發展路徑》演講，以及隨后接受《電子工程專輯》的采訪中，深入剖析了先進封裝技術如何成為破局關鍵。作為國內專注先進封裝領域的領軍企業，齊力半導體正通過持續的技術創新和經驗積累，為AI芯片提供更高效、更可靠的封裝解決方案。

關于齊力半導體 

齊力半導體是一家專注先進封裝的公司，從設計、仿真、研發到量產提供全流程一站式解決方案。雖然公司于2023年正式成立，但其工程技術經驗積累可追溯至2005年。

"我們在封裝行業技術積累始于2005年，團隊一直在持續研究和積累材料參數。"謝建友解釋道，公司已成功將全球最大的3D堆疊芯片尺寸（815mm²*2）應用于實際量產。目前通過先進封裝的方式服務客戶，在最新研發的項目中通過大帶寬和低損耗等技術與B100、H100等Nvidia高端芯片在推理性能上同步（訓練方面還是需要最高工藝制程芯片）。

目前，齊力半導體的3D堆疊出貨量已達50多萬顆，主要面向大帶寬計算領域。"我們已與英偉達系創業公司、AMD系創業公司以及TPU系列客戶建立合作關系，部分產品已進入量產階段。"謝建友透露，客戶群體涵蓋CPU、GPU、TPU等AI解決方案提供商，需求集中在大帶寬、大電流、信號完整性（SI）和散熱等問題上。

先進封裝的三大核心挑戰：良率、成本與設計靈活度

謝建友指出，先進封裝面臨的最大挑戰并非技術本身，而是"材料參數的準確性和模型的準確性"。"先進封裝的核心挑戰在于材料參數的準確性和模型的準確性。除通過長期的、嚴謹的實驗驗證外，沒有其他捷徑可走。"他強調，封裝的本質是"互聯"和"配方"，即如何將不同特性的材料（硅晶體、金屬、有機物）集成在一起，確保界面可靠穩定。

在良率方面，謝建友提出"可靠性是設計出來的，良率也是設計出來的"的觀點。"當材料配方確定后，工藝調整空間非常有限。實際上，95%的工藝參數取決于前期的材料選擇和芯片集成設計。"他解釋道，通過前期大量仿真和材料參數積累，可以避免后期生產中的良率問題。

成本控制方面，謝建友分享了公司通過創新材料提升性能的案例。"我們已交付的改性玻璃基板樣品采用實心銅技術，可靠性提升40%-50%。在800-1000安培電流下，載板自身功耗從3.5-5瓦降至0.5瓦左右，顯著改善了電源完整性。"

3D堆疊是AI智算芯片的破局關鍵

在演講中，謝建友詳細闡述了3D堆疊技術對AI芯片的革命性影響。公司正在量產的3D-HChiplet，帶寬已達到12T，"目前，我們與客戶正在設計32T-48T的3D堆疊方案，預計明年中國大陸地區的推理芯片將實現突破性進展。"他舉例指出，3D堆疊技術可以將相鄰DRAM芯片和Logic芯片之間的距離從原來的10.2毫米縮短到3微米，"距離縮小了約3400倍，使電源完整性提升顯著。數據搬運過程中的能耗損耗降低約79%。"

謝建友進一步解釋了3D堆疊與2.5D的對比優勢："2.5D封裝帶寬較大且靈活性高，3D封裝帶寬更大但靈活性相對較低。"他預測，"目前，AI客戶普遍采用先做3D、再通過2.5D擴展算力的策略，這是行業發展的主流趨勢。"

針對3D封裝領域的關鍵問題，謝建友指出，“3D之后，2.5D封裝更多涉及電源完整性(PI)和信號完整性(SI)問題。通過有機載板新材料和新技術的應用，我們已將PI性能提升40%-50%。"同時，"當前先進封裝的主要瓶頸在于有機材料的性能限制，我們通過定制新材料成功解決了這一問題。”

端側應用為先進封裝開拓廣闊市場

在端側應用領域，齊力半導體已推出多項創新方案。"在端側應用方面，我們已為客戶提供智能手表等產品，采用混合式3D封裝方案。此外，我們還在研發將3D堆疊技術應用于手機推理芯片的方案。"謝建友表示。

針對玻璃基板技術，謝建友解釋了其在端側應用中的優勢："玻璃基板的優勢在于其優異的力學特性，使我們能夠實現更薄的結構，通過銅鍍層優化，顯著提升大電流承載能力。"他指出，"玻璃基板的另一個重要應用方向是與光模塊公司合作開發復雜集成方案。"

對于Fan-out PLP技術，謝建友分析道："Fan-out PLP技術因巨大的矩形結構，其翹曲和力學問題解決難度和時間成本較高，每次芯片尺寸變化都會帶來挑戰。"但他也指出，"功率器件采用Fan-out PLP技術效果顯著，尤其適用于模擬電路，性價比高，性能提升明顯，且成本增加有限。"

人才、資本與市場 

在人才隊伍方面，謝建友強調了長期積累的重要性。"先進封裝領域需要多學科融合，涉及物理學、化學、材料學等專業。通過反復驗證來確保技術可靠性，是我們的工作方法。"公司采用"985和211的碩士、本科生入職后進行系統培養"的策略，依托已有經驗數據，提高人才培養效率。

資本運作方面，謝建友表示：“先進封裝技術受到行業高度關注，隨著芯片設計范式革新，對Chiplet的需求日益強勁。”他透露，“我們已與地方政府、高校建立良好合作關系，正在推進擴產計劃。”

市場拓展方面，齊力半導體采取"消費電子、工業、大算力同步推進"的策略。"我們的市場策略是同步推進消費電子、工業和大算力領域。先針對端側AI和工業級用戶、消費級用戶建立供應鏈，實現規模化出貨，從而降低整體成本。"謝建友解釋道。

結語：長期主義下的先進封裝破局

"我們的核心目標是為客戶創造價值，通過提供最優解決方案，確保在市場競爭中持續發展。"謝建友在采訪結束時的總結，道出了齊力半導體的經營理念。

在AI芯片產業快速發展的背景下，謝建友強調："摩爾定律放緩后，先進封裝成為關鍵技術路徑之一。在晶圓工藝受到限制的背景下，先進封裝將承擔更多功能，其價值也將持續提升。"

他進一步指出："中國是全球最大的AI應用場景市場，真正的AI應用落地未來主要集中在中國大陸地區。"他相信，"在AI應用落地方面，中國有望引領全球發展，通過我們與合作伙伴共同努力，必將取得更大成就。"