3.5D XDSiP是博通歷經約五年時間研發驗證的模塊化、多維堆疊芯片平臺，其核心技術在于結合了成熟的2.5D技術與采用面對面（Face-to-Face, F2F）技術的3D-IC集成。
2月26日，美國半導體巨頭博通公司（Broadcom）宣布已開始出貨業內首款基于其3.5D eXtreme Dimension System in Package（XDSiP）平臺的2納米定制計算SoC。這一突破性技術標志著先進封裝領域進入新階段，博通高管更放言預計到2027年將至少售出100萬顆基于該技術的芯片。
3.5D XDSiP技術平臺解析
3.5D XDSiP是博通歷經約五年時間研發驗證的模塊化、多維堆疊芯片平臺，其核心技術在于結合了成熟的2.5D技術與采用面對面（Face-to-Face, F2F）技術的3D-IC集成。這一設計突破了傳統摩爾定律放緩帶來的芯片尺寸限制，通過將多枚芯片上下堆疊并緊密結合，顯著提升數據傳輸速度、降低延遲并優化能效。
與AMD MI300X等采用的背對背（Back-to-Back）3D封裝技術不同，博通的XDSiP采用混合銅鍵合（Hybrid Copper Bonding, HCB）技術，針對芯片間面對面通信進行優化，能夠實現更密集的電氣接口，顯著提高芯片間互連速度并縮短信號布線距離。
博通產品營銷副總裁Harish Bharadwaj表示："這種堆疊架構能幫助客戶打造算力更強、能耗更低的芯片，以滿足人工智能軟件日益增長的計算需求。現在幾乎我們所有客戶都在采用這項技術。"
下一代XPU的基礎
博通將3.5D XDSiP定位為下一代XPU（擴展處理單元）的基礎。借助該平臺，消費級AI客戶能夠提供最先進的XPU，具備無與倫比的信號密度、卓越的能效和低延遲，以滿足千兆瓦級AI集群的龐大計算需求。
該平臺的核心優勢在于允許計算、內存和網絡I/O在緊湊型態下獨立擴展，實現高效率、低功耗的大規模計算。企業可根據需求靈活搭配臺積電的不同制程節點與博通的堆疊技術，兩枚芯片會在制造過程中直接融合為一體。
目前，該平臺已支持最多12個HBM（高帶寬內存）堆疊的設計，超過12個堆疊的更大型設計也正在開發中。工程師正研發更先進的八層堆疊結構（每層兩枚芯片），以進一步提升集成度。
首位客戶是富士通
博通首位公開客戶富士通（Fujitsu）已開始制作工程樣片測試該設計，并計劃于今年晚些時候量產這種堆疊式芯片。富士通正在利用3.5D XDSiP技術開發其FUJITSU-MONAKA數據中心處理器，該芯片由臺積電采用最先進的2納米工藝制造計算核心，并與一枚5納米工藝的SRAM芯片進行融合封裝。
富士通高級副總裁兼先進技術開發部負責人表示："這項突破是MONAKA計劃的關鍵推動力，旨在提供尖端、高性能、低功耗的處理器。我們相信這項技術將有助于構建一個更具可擴展性和可持續性的AI驅動型社會。"
博通的芯片設計路線圖顯示，預計今年下半年將再推出兩款基于堆疊技術的產品，并計劃在2027年再提供三款樣片。目前約有六款設計正在推進中，其中約80%是搭載HBM顯存的XPU方案。
商業模式與以往不同
博通通常不與客戶競爭設計完整的AI芯片，而是采取合作模式：博通工程師將客戶的早期設計轉化為可制造的物理版圖，再交由臺積電等制造商進行生產。這一模式已吸引谷歌（TPU合作）、OpenAI（內部定制處理器合作）等科技巨頭。
受益于與谷歌等公司的定制化合作，博通的芯片業務實現顯著增長。公司預計，其AI芯片收入在本財年第一季度將同比翻倍至82億美元。百萬顆芯片的銷售目標若達成，可能代表著價值數十億美元的收入來源，使博通成為英偉達和AMD在AI芯片領域最重要的競爭對手之一。
行業意義
隨著摩爾定律推進速度放緩，芯片尺寸日益限制計算能力提升，業界紛紛轉向多芯片架構。博通通過3.5D XDSiP平臺提供了一個標準化的多芯片處理器構建藍圖，使更多芯片設計公司能夠獲得此前僅AMD、英特爾等少數巨頭掌握的先進封裝技術。
富士通公開采用該技術也打破了博通客戶通常對合作諱莫如深的傳統，顯示出市場對這一技術平臺的高度認可。這款144核的MONAKA處理器預計將于2027年正式發布，面向更廣泛的數據中心市場。
您可能感興趣
