LDO電源芯片內部電路的本質到底是NMOS還是PMOS？是NPN還是PNP?很多人有點迷糊

▼關注微信公眾號：硬件那點事兒▼

Vin:輸入電壓

Vout:輸出電壓

Iout:輸出電流

這部分功率沒用在負載上，全被LDO內部的功率晶體管“燒"成熱量散掉了。比如Vin = 5V、Vout = 3.3V、Iout = 100mA:

0.17W的熱量得靠散熱設計帶走，不然LDO就“原地紅溫”，觸發保護關機了。

那么問題來了，這個LDO內部的功率晶體管到底是NPN？PNP？PMOS？又或者是NMOS呢？

如果用PMOS管，漏-源阻抗低，壓差極低，因為壓差取決于RDS(on)和電流。比如PMOS的RDS(on) = 1Ω, Iout = 100 mA, 壓差:

上面的電路圖顯示了一個典型的LDO結構：

輸入Vin和一個P溝道MOSFET，源極接Vin，漏極D接負載，柵極G由運放控制。運放的正輸入接參考電壓VREF，負輸入通過分壓電阻R1和R2采樣Vout，輸出控制MOSFET柵極。

輸出公式：Vout =VREF ×（1+ R1／R2），這就是目標輸出電壓。

當Vout偏低，比如負載電流增大或Vin下降，運放會嘗試調節MOSFET的導通狀態，維持Vout恒定。但壓差電壓從何而來呢？

當Vout低于目標值，比如Vout

理想情況下運放輸出Vg可以無限變負，Vgs無限增大，MOSFET的漏源電阻Rds趨近0，壓差Vin－Vout 理論上可以無限小。但是現實情況是運放輸出電壓不是無限的，有最低值（通常接近GND 或負電源）。當Vg達到這個極限時，Vgs 不再增大，Rds不再減小，此時Vin －Vout就是壓差電壓。