在半導體行業，解決一類問題很容易引發另一類問題。
當前，我們正經歷從單片芯片向 2.5D 和 3D multi-die 設計轉變的過程。這些架構有助于應對性能、帶寬和能效等方面的重大挑戰，而這些因素對于人工智能系統及其工作負載至關重要。
但與此同時，一系列新的問題也隨之出現：多物理場問題。
隨著邏輯、存儲和計算單元被更加緊密地集成并在更近距離內堆疊，它們正日益受到熱效應、電磁效應以及其他物理因素的影響。
在歷史上，這些影響通常被視為次要因素，可以在設計后期階段進行隔離、分析和處理。近年來，隨著先進工藝節點和 multi-die 設計加速發展，多物理場之間的相互作用愈發顯著且更難預測，工程團隊因此在設計中引入了額外的裕量，以對沖不確定性。
但這種方法也帶來了其自身的一系列問題。
過度設計成本不斷上升
在行業中，應對不確定性的傳統方式之一就是采用過度設計。
當工程師無法完全預測芯片在真實工作條件下的行為時，通常會通過增加額外裕量來進行補償。他們會在時序上增加保護帶，在功耗方面設置安全緩沖，并采取更為保守的設計策略以避免后期失效。
然而，在先進工藝節點下，過度設計正變得愈發昂貴。
每一分額外裕量都意味著在功耗、性能或面積方面付出代價；每一個保守假設都可能導致芯片資源浪費和效率下降。這些成本會迅速累積。
國際科學與技術期刊（IJSAT）估算，為緩解工藝、電壓和溫度變化而設置的過多設計裕量（或保護帶）的過度設計成本：在先進工藝節點（5 納米以下）中，約占總功耗損失的 20% 至 45%，以及約 20% 至 35% 的芯片面積浪費。
在人工智能系統中，這種權衡更為突出，因為其對性能的要求極高，同時對能效也有嚴格要求。由于對設計中物理行為的可視性不足，團隊無法承受錯失優化機會所帶來的代價。
因此，需要更多的分析與相關性校準，而且這些工作必須在設計早期階段開展。
為何 multi-die 設計提高了挑戰難度
多物理場效應并非孤立發生。在 2.5D 和 3D multi-die 設計中，這些效應會相互作用，其影響也隨之疊加放大。
熱管理：在堆疊或高度集成的設計中，熱量可能在芯片之間（也稱為 chiplet）積聚，形成局部“熱點”，從而降低甚至損壞芯片性能。
電源完整性：通過硅通孔（TSV）的電壓下降可能導致電源波動，并引發時鐘頻率不穩定。
電磁干擾：當高速信號在高密度結構中傳輸時，干擾可能導致數據損壞和串擾問題。
機械應力：不同材料具有不同的熱膨脹系數，在堆疊過程中可能引發結構翹曲，從而導致開裂或分層。
正因如此，行業中設計“左移”（shift left）的理念顯得尤為重要。如果團隊在過晚階段才對這些相互作用進行評估，就更有可能面臨后期問題暴露、反復修復以及高成本重設計的風險。
但如果能夠更早洞察這些相互作用，團隊就可以在復雜性演變為風險之前，做出更優的架構與設計決策。
更為一體化的芯片設計方法
在新思科技看來，這一轉變需要一種更加一體化的方法，即將多物理場感知能力與真正的協同設計直接融入設計流程之中，而不是將其作為下游環節來處理。
首批新思科技 Multiphysics Fusion 解決方案正體現了這一全新設計范式。這些方案將新思科技業界領先的芯片設計工具與 Ansys 黃金標準簽核分析能力相結合，目前已可用于量產環境，覆蓋五大關鍵領域：時序簽核、設計收斂、multi-die 設計、模擬與混合信號（AMS）設計，以及光子設計。
這些解決方案的核心不僅在于提供更多分析能力，更在于在開發者已經使用的復雜系統設計與驗證流程中，提供更強的上下文關聯和更高的一致性分析能力。
對于時序簽核而言，這意味著需要理解真實工作條件下的電源與熱環境如何影響時序行為；對于設計收斂而言，則意味著能夠以更高的確定性和更少的迭代解決物理問題；對于 multi-die 設計而言，這意味著能夠更早洞察系統級相互作用；對于 AMS 設計而言，則意味著將電磁感知能力前移至關鍵決策發生的位置；而對于光子設計而言，則意味著消除手動設計交接環節，加速系統開發進程。
這些雖然屬于不同的設計流程，但其底層挑戰是一致的：理解多個物理域之間如何相互作用并彼此影響。
以物理為核心開展協同設計，而非繞開物理
長期以來，半導體行業通常將物理因素視為在設計流程末端進行驗證的內容。然而，這種方式已難以為繼。
隨著 multi-die 架構日益復雜，以及過度設計的成本愈發凸顯，物理因素必須成為核心設計輸入之一，在設計初期即參與權衡決策、提升相關性并減少不必要的裕量。
能夠實現這一轉變的團隊，不僅可以避免后期階段的突發問題，還能夠更有信心地進行架構決策，找回因保守假設而損失的性能與效率，并在強調速度的市場競爭中實現更快的推進。
歡迎大家關注新思科技服務號，解鎖更多資訊和福利!
如需了解更多信息，請掃描下方二維碼聯系我們
