HBM和他的衍生品SPHBM4、cHBM、HMC，HBM是如何殺出重圍成為最終標準 ？

一、HBM和他的衍生品：SPHBM4、cHBM、HMC 

1.標準原生 HBM：HBM (High Bandwidth Memory ) 高帶寬內存，將很多個DRAM芯片堆疊在一起后和GPU封裝在一起，實現大容量，高位寬的DRAM組合陣列。

HBM垂直堆疊內存芯片，4-8 個或者16個 DRAM Die通過3D TSV連接到堆棧底層的邏輯控制芯片Logic Die，這些DRAM堆棧通過Interposer中介層連接到 CPU 或 GPU。

完整內容已上傳知識星球，歡迎加入歡學習，探討。

JEDEC 通用規范，必須搭配 CoWoS 硅中介，2048bit 超寬并行，通用性最強，英偉達、AMD、通用 AI 芯片通用，這是行業主流路線。

2. SPHBM4（Standard Package HBM4，標準封裝 HBM4）

JEDEC 官方標準化衍生 HBM4 規范（JESD330-4），核心 DRAM 堆疊、TSV 堆疊層數、單棧容量和原生 HBM4 完全一致，僅重構 Base 基底接口裸片。

原生 HBM4 是 2048bit 超寬并行 I/O，必須搭配 CoWoS 硅中介層；SPHBM4 引入 4:1 SerDes 串行轉換，I/O 引腳壓縮至 512 根，可直接貼裝常規 FC-BGA 有機基板，拋棄昂貴硅中介，大幅降低先進封裝產能依賴，峰值帶寬依舊可達 2.0~2.8TB/s，定位中端 AI 推理、中小型 HPC 集群，兼顧帶寬與成本。

3.cHBM（Custom HBM，定制化 HBM）

無統一 JEDEC 通用標準，屬于芯片廠商與存儲廠聯合私有定制架構（SK 海力士、Marvell、美光主推）。底層改造 HBM 基底裸片，把內存控制器、UCIe 芯?；ヂ摗IM 存算單元、專用 D2D 直連電路集成在 Base Die 內，取消標準化并行 PHY；

采用無凸點混合鍵合直連 XPU，I/O 占用芯片面積減少 25%，接口功耗最高下降 70%，單封裝可多容納 33% 內存堆疊。僅適配頭部云廠商自研 AI 大訓練芯片，通用性差，研發流片周期長，主打極致算力能效。

4.HMC 和HBM 區別？

HMC（Hybrid Memory Cube，混合內存立方），2011 年美光、英特爾聯合推出的早期 3D 堆疊內存架構，屬于 HBM 同期競爭路線。

架構核心是每一層 DRAM 都配套獨立 Vault 內存控制器，堆棧底層集成全局邏輯裸片，依靠高速串行 SerDes 對外互聯，無超寬并行總線，不需要硅中介層，直接在 AB 有機載板封裝。

立方體帶寬上限、并行訪問效率遠低于 HBM，2018 年美光徹底放棄該路線，現已全面邊緣化，僅少量軍工、老舊 FPGA 設備零星使用。

結構差異

HMC和HBM結構相似，都是將DRAM堆疊在邏輯控制器之上，并且都采用了3D TSV技術，但是，HBM卻多了一層Interposer，通過Interposer將DRAM堆棧和GPU緊密集成在一起。可以說有GPU的地方，必有HBM。

HBM通過GPU確定了自己的地位，AMD和英偉達先后都選擇了HBM來作為自家顯卡的內存，正趕上人工智能的大潮，不火都難。

然而，HMC沒有 Interposer，無法和CPU/GPU進行緊密的集成，因而影響其功能密度, 而HBM卻通過Interposer將內存堆棧和CPU/GPU進行緊密集成，有效地提升其功能密度，從而在競爭中勝出。

擁有數百家會員公司的JEDEC奉行一公司一票與三分之二多數的制度，從而降低了標準制定被任何一家或一批公司所把控的風險。也就是說，JEDEC標準的話語權并不由巨頭所掌握，只有大家真正認可，才會最終被推行為正式標準。

2018年，人工智能開始興起，高帶寬成為了內存行業的重心，和GPU緊密綁定的HBM贏得了最大的市場，主推該標準的海力士與三星成了大贏家，HBM的大客戶英偉達和AMD也因此而賺的盆滿缽滿。HMC早就沒有了2011年剛推出時的風光，門可羅雀，美光也不再執迷不悟，于2018年8月宣布正式放棄HMC，轉向HBM。

美光畢竟晚了一步，市場份額明顯落后于兩家韓廠，根據最新數據，SK 海力士占據全球 HBM 市場 50% 的份額，位居第一；三星緊隨其后，占據 40% 的份額；而美光屈居第三，僅占據 10% 的市場份額。

二、三類衍生與標準 HBM 的定位與區分

標準屬性 SPHBM4 是 JEDEC 公開通用標準，全存儲廠、AI 芯片廠兼容；cHBM 是廠商私有定制方案，跨芯片不互通；HMC 早年小眾聯盟標準，早已廢棄無迭代。

標準原生HBM：JEDEC 通用規范，必須搭配 CoWoS 硅中介，2048bit 超寬并行，通用性最強，英偉達、AMD、通用 AI 芯片通用，行業主流路線；

SPHBM4：HBM4 低成本衍生，基底增加 SerDes 串行轉換，壓縮引腳，可不用硅中介、普通有機基板封裝，帶寬小幅縮水，面向中端推理算力；

cHBM：廠商私有定制 HBM，重構 Base Die，集成存算 / 芯?；ヂ撾娐?，混合鍵合直連 XPU，極致能效，但無統一標準、通用性極差；

HMC（淘汰競品）：全程串行小包架構，無超寬并行通道，多并發訪問沖突嚴重，帶寬、能效全面落后 HBM，早已退出 AI 賽道。

三、為什么最終只有 HBM 路線成為了主流，能大規模量產？

1. HMC 先天架構存在底層性能缺陷，無法適配 AI 大算力需求

AI 大模型訓練、推理需要海量并行隨機訪存，HMC 采用串行數據包架構，多層內存共享單一串行通道，多計算并發時沖突嚴重、訪存延遲暴漲；而 HBM 天然 2048bit 超寬并行總線，每個內存顆粒獨立通道互不干擾，多 Tile 并行讀寫效率碾壓 HMC。

同時 HMC 每一層都內置獨立控制器，芯片面積、靜態功耗翻倍，在 AI 高算力負載下能效遠低于 HBM，2018 年 AI 產業爆發后，市場需求直接轉向高并行 HBM，美光終止 HMC 全部研發。

2. HBM 構建完整通用產業生態，SPHBM4、cHBM 只是分層補充，而非替代

HBM 從 HBM1 到 HBM4 持續迭代，三星、SK 海力士、美光三大存儲廠全部量產，英偉達、AMD、英特爾、國內全系列 AI 芯片統一兼容，形成統一 JEDEC 標準、成熟 TSV 堆疊、標準化 CoWoS 封裝供應鏈，生態規模碾壓其他路線：

SPHBM4 是HBM 低成本下沉分支，沒有獨立技術路線，只是改接口適配普通基板，帶寬上限、最高堆疊層數依舊跟隨 HBM 迭代，定位中端市場，無法取代高端訓練卡原生 HBM；

cHBM 是HBM 高端定制變種，基于標準 HBM 堆疊 DRAM 做基底邏輯改造，底層存儲單元、TSV 工藝完全復用 HBM 產業鏈，僅面向少量自研芯片巨頭，不具備通用普及能力。 二者均依附 HBM 主體產業鏈，不屬于獨立競爭路線。

3. 標準與供應鏈壁壘決定 HBM 長期壟斷算力內存賽道

HBM 早期就納入 JEDEC 統一規范，三大存儲廠同步擴產，CoWoS、混合鍵合、TSV、特種電子氣體配套工藝持續成熟；反觀 HMC 僅美光單方面主推，三星、SK 海力士沒有量產動力，上下游封測、IP、EDA 工具配套缺失，客戶選型成本極高。 而 AI 產業需求分層恰好被 HBM 體系完整覆蓋：高端訓練用原生 HBM，中端推理用 SPHBM，頭部定制大芯片選用 cHBM，一條主路線分出高低搭配衍生方案，無需開辟全新存儲架構，產業鏈投入、客戶遷移成本最低，因此成為行業唯一主流路線。

4. 算力負載需求完美匹配 HBM 超寬并行設計

大模型 Transformer 算子存在海量矩陣乘、隨機權重讀取，極度依賴高并行、低延遲內存訪問；DDR 帶寬不足，HMC 串行有協議開銷，只有 HBM 原生超多獨立并行通道可以同時為數千計算單元供數，從底層架構匹配 AI 算力核心負載，這是最核心的底層技術壁壘，其他路線無法逾越。

感興趣的歡迎加入星球獲取完整內容學習，海量專業報告持續更新，掃碼加入讓芯科技圈成為您身邊的半導體專家庫！

免責聲明：內容基于網絡公開報告，僅供學習交流。版權歸原機構所有，侵權請聯系刪除。