來源 |?芯tip

智庫 |?云腦智庫(CloudBrain-TT)

云圈?|?進“云腦智庫微信群”,請加微信:15881101905,備注您的研究方向

聲明?|?本號聚焦相關知識分享，內容觀點不代表本號立場，可追溯內容均注明來源，若存在版權等問題，請聯系(15881101905，微信同號)刪除，謝謝

報告主題：從 GeneSiC 角度看 SiC MOSFET

報告作者：Ranbir Singh and Siddarth Sundaresan

GeneSiC Semiconductor Inc.

報告內容包含：（具體內容詳見下方全部報告內容）

• 外延層和器件設計

• 靜電特性

  – 器件設計對關鍵 MOSFET 參數的影響

  – 關鍵參數的溫度依賴性

• 雙脈沖開關性能

  – 驅動電壓的影響

• 可靠性和魯棒性

  – HTGB

  – 雪崩魯棒性

報告詳細內容

# 器件設計和制造

? SiC 平面 DMOSFET 在 35 μm 厚、≈2.8x1015 cm-3 摻雜的 N 漂移外延層上制造

? –2.74 mm x 2.74 mm 芯片

? – 用于場效應遷移率表征的 FATFET

? 器件設計空間構成不同的JFET 摻雜分布、溝道長度和JFET 間距

? – 用于確保峰值氧化場不超過 4 MV/cm 的器件模擬

# 輸出和阻塞特性

# 高溫下的 RDS,ON

? Ron 的溫度系數非常接近（體）電子遷移率的溫度依賴性

? ?– 導通電阻僅由 N 漂移層特性決定

? 柵極偏置對 RDS,on 的影響在較高工作溫度下不太顯著

# 柵極閾值電壓隨溫度的變化

? VTH 從 25-°C時的 2.4 V 降至 175-°C 時的 1.4 V。

– 線性溫度系數 = - 6.3 mV/-°C

– Vth 的溫和溫度系數表示低（受體型）MOS 界面電荷

# 擊穿電壓隨溫度的變化

??擊穿電壓隨測量溫度線性增加

??提取的雪崩擊穿溫度系數為 1.33 V/°C

# 負漏極偏置特性

??顯示了 DMOSFET 在 25°C 和 150°C 時的負漏極偏置（同步整流模式）性能

??根據柵極偏壓的大小和結溫，器件可以在純雙極模式、純單極模式或混合模式下工作。

# 雙脈沖開關特性

# 高溫柵極偏置應力

? 在 150°C 加熱板上使用設備施加應力偏置

? 應力偏壓中斷后 5 秒內在 150°C 下測量的轉移 I-V

? 在 PBTS 序列期間，VGS 偏移 +0.35 V

? 在 NBTS 序列期間 VGS 偏移 -0.02 V

# MOSFET SPICE 模型發展

??GeneSiC 為 SiC MOSFET 開發了一種行為 SPICE 模型

??使用該模型，我們準確地模擬了 4.6 kV SiC DMOSFET 的直流和電容特性

# 4600 V DMOSFET 的雪崩魯棒性

? 短路和非鉗位感應開關 (UIS) 測試廣泛用于定義功率器件的 SOA 限制

? 功率器件的雪崩耐用性取決于其消散雪崩能量 (EAV) 而不會發生災難性器件故障的能力

– 單脈沖和重復雪崩額定值對于超快 SiC 功率 MOSFET 都很重要，因為器件關斷期間的高 dI/dt 會產生高電壓過沖

? 雪崩堅固型器件可實現無緩沖器轉換器設計，從而大幅降低成本、組件數量和轉換器尺寸

? 防抱死制動系統和發動機控制單元等汽車應用需要功率器件來消除感應負載（電機、執行器控制的螺線管）釋放的更一致的過載瞬態能量

# UIS 測試設置

# 單脈沖雪崩能量

# 雪崩測試后的失效分析

??將雪崩故障部件打開后拍攝顯微鏡圖像

??故障位置清楚地定位在芯片的有源區域內，靠近柵極焊盤

# 熱分析

? 在 927 mJ UIS 測試期間測量的功率瞬態（漏極電流 x 漏極電壓）被饋送到代表封裝 MOSFET 瞬態熱阻抗的 R-C 網絡

? 然后在 SPICE 中模擬結溫瞬態的演變

? ?- 模擬雪崩脈沖期間的峰值 TJ = 850C，這是造成器件破壞的原因

# 單脈沖雪崩應力后電特性的穩定性

??在能量增加到 800 mJ 的單個雪崩脈沖后觀察到 Vth、漏極/柵極泄漏電流的輕微下降

??輸出、傳輸和體二極管特性也沒有退化（未顯示）

# 總結

? 大面積、2.74 mm x 2.74 mm SiC DMOSFET

– BV > 4600 V

– 低 RON,SP (17 mΩ-cm2)

– VTH ~ 2.4 V

? 研究了器件設計變化對關鍵 MOSFET 電氣參數的影響

? RDS、ON、VTH 和 BV 的量化溫度依賴性

? 在 VDS = 1800 V 和 ID = 6 A 時展示了雙脈沖開關性能

– 柵極驅動電壓和 RG,ext 對開啟能量損耗的量化影響

? 為 SiC MOSFET 開發了全面的 SPICE 模型

? 提供 BTS 測量的初步結果

? 展示了單脈沖雪崩魯棒性測量的實驗結果

參考來源：Ranbir Singh and Siddarth Sundaresan

GeneSiC Semiconductor Inc.

部分編譯：芯TIP@吳晰

－?The End －

版權聲明：歡迎轉發本號原創內容，轉載和摘編需經本號授權并標注原作者和信息來源為云腦智庫。本公眾號目前所載內容為本公眾號原創、網絡轉載或根據非密公開性信息資料編輯整理，相關內容僅供參考及學習交流使用。由于部分文字、圖片等來源于互聯網，無法核實真實出處，如涉及相關爭議，請跟我們聯系刪除。我們致力于保護作者知識產權或作品版權，本公眾號所載內容的知識產權或作品版權歸原作者所有。本公眾號擁有對此聲明的最終解釋權。

投稿/招聘/推廣/合作/入群/贊助?請加微信：15881101905，備注關鍵詞

“閱讀是一種習慣，分享是一種美德，我們是一群專業、有態度的知識傳播者