很多工程師在畫 WiFi、藍(lán)牙模組的時候，第一反應(yīng)是：
只要模組連對、電源供上、天線接上，應(yīng)該就能工作。
但實(shí)際項目里，WiFi 連接不穩(wěn)定、藍(lán)牙距離短、吞吐率上不去、偶發(fā)掉線，很多時候不是芯片選錯了，也不是軟件沒調(diào)好，而是 PCB 布局布線階段就埋下了隱患。
WiFi 和 BT 屬于射頻通信模塊，它既怕干擾別人，也怕被別人干擾。尤其在主板上同時存在 DDR、HDMI、USB、LCD、喇叭、電源模塊等電路時，布局稍微不注意，就可能讓無線性能大打折扣。
這篇文章就結(jié)合實(shí)際 PCB 設(shè)計中的幾個關(guān)鍵點(diǎn)，把 WiFi/BT 模組布局布線講清楚。
做整板布局時，WiFi 模組的位置不能只看哪里有空間。
DDR、HDMI、USB、LCD、喇叭接口這些位置，往往都是干擾比較明顯的區(qū)域。比如高速信號會帶來高頻噪聲，喇叭線路可能帶來音頻干擾，顯示和接口電路也容易形成復(fù)雜的噪聲環(huán)境。
所以 WiFi 模組布局時，要盡量遠(yuǎn)離這些電路和連接座。
簡單理解就是：
無線模組要盡量放在“干凈”的區(qū)域，不要被高速線、電源線、顯示接口、音頻模塊圍住。
否則后面即使軟件調(diào)參、換天線、加屏蔽，也可能只能治標(biāo)，不能從根上解決問題。
WiFi/BT 模組附近的晶體電路非常關(guān)鍵。晶體和時鐘信號一旦被干擾，模塊工作穩(wěn)定性就會受到影響。
晶體布局時有幾個基本原則：
第一，晶體盡量和芯片放在同一層。
第二，晶體要盡量靠近芯片放置。
第三，晶體走線越短越好，盡量不要打過孔。
第四，晶體和時鐘線要遠(yuǎn)離干擾源，也要盡量避開天線區(qū)域。
第五，晶體和時鐘信號需要全程包地處理。
包地不是畫一圈銅就結(jié)束了，還要配合地過孔。文檔中要求，包地線每隔 100mil 至少添加一個 GND 過孔，并且要保證鄰層地參考面完整。
圖1 晶體的布局與布線
如果是 32.768k 低速時鐘，也建議單獨(dú)走線，并進(jìn)行包地處理。它雖然頻率不高，但屬于時鐘信號，不能隨便和其他線混在一起走。文檔中要求，32.768k 包地線每隔 400mil 至少添加一個 GND 過孔。
WiFi/BT 模組工作時，VBAT 電源電流并不小。文檔中提到，單天線模組工作電流可達(dá)到 600mA 以上。
這意味著 VBAT 電源走線不能太細(xì)。
整個供電主回路建議做到 20mil 以上，接入模組管腳的位置，走線寬度盡量和 PIN 腳同寬。如果中間需要換層，至少要使用兩個過孔，避免電流集中在單個過孔上，造成壓降、發(fā)熱或可靠性風(fēng)險。
另外，VBAT 的去耦電容必須靠近模組電源管腳放置。去耦電容離電源腳越遠(yuǎn)，抑制瞬態(tài)電流波動的效果就越差。
還有一個容易被忽略的點(diǎn)：
VBAT 電源線旁邊如果有晶體時鐘走線，需要用約 10mil 左右的地線進(jìn)行隔離，避免電源噪聲影響時鐘。
圖2 VBAT去耦電容的放置
WiFi/BT 設(shè)計里，天線部分最容易被低估。
天線匹配電路必須靠近天線座放置，天線走線通常按 50Ω 阻抗控制。根據(jù)實(shí)際疊層情況，也可以采用隔層參考，但核心要求不變：參考地必須完整。
天線線下方不允許有其他信號線或電源線。因為天線走線不是普通連接線，它是射頻能量傳輸路徑。下方如果有其他線，就可能破壞阻抗環(huán)境，增加損耗和干擾。
天線走線還要注意幾個問題：
不能太長。
不能有分支。
盡量不要換層。
周圍需要多打地過孔。
轉(zhuǎn)彎時不要使用直角，要用弧形走線。
天線線越長，能量損耗越大；分支越多，阻抗越不可控；換層越多，射頻路徑越復(fù)雜；直角轉(zhuǎn)彎也容易造成局部阻抗不連續(xù)。
圖3 天線走線示意圖
如果是 2×2 MIMO 天線接口，還要額外考慮兩個天線之間的位置關(guān)系。兩個天線要盡量拉開距離，避免互相干擾；在結(jié)構(gòu)允許的情況下，可以考慮垂直放置，減少天線之間的耦合影響。
模組電源部分還有一個很典型的細(xì)節(jié)：電感后面的走線不要直接進(jìn)模組電源腳。
文檔中明確要求，走線經(jīng)過電感出來后，應(yīng)先經(jīng)過電容，再進(jìn)入模組電源管腳。
這個順序很關(guān)鍵。
電感負(fù)責(zé)電源濾波和隔離，電容負(fù)責(zé)就近提供瞬態(tài)電流、降低電源噪聲。如果走線順序不合理，電容沒有真正靠近電源輸入點(diǎn)，濾波效果就會變差。
所以布局時不能只看電感、電容有沒有放上去，還要看電流路徑是否正確。
圖4 功率電感走線示意圖
很多無線模組下面看起來有空間，一些工程師會想順手從下面穿幾根線。
但這在 WiFi/BT 模組設(shè)計里并不推薦。
文檔中要求，模組下方第一層應(yīng)保持完整的地，不要有其他信號走線。
原因很簡單：
完整地可以提供穩(wěn)定的參考面，有利于屏蔽、回流和降低干擾。如果模組下方被其他信號線切開，或者參考地不連續(xù)，模組附近的電磁環(huán)境就會變復(fù)雜，最終可能影響無線性能。
圖5 功率電感走線示意圖
WiFi/BT 模組常見接口里，SDIO 也是重點(diǎn)。
SDIO_D0-D3、SDIO_CMD 和 SDIO_CLK 這 6 根線，盡量保持平行等長。文檔中要求，走線長度差控制在 ±25mil 以內(nèi)。
同時，相鄰層要遠(yuǎn)離其他電源和時鐘走線，尤其 SDIO_CLK 需要全程包地處理。
很多人只關(guān)注天線和電源，卻忽略了 SDIO。實(shí)際上，SDIO 是主控和無線模組之間的數(shù)據(jù)通道，如果走線長度差過大，或者時鐘線被干擾，也可能導(dǎo)致通信異常、速率下降，甚至出現(xiàn)不穩(wěn)定問題。
WiFi/BT 模組的 PCB 設(shè)計，不能只看“有沒有連通”。
真正影響無線性能的，往往是這些細(xì)節(jié)：
模組是否遠(yuǎn)離干擾源；
晶體是否靠近芯片并做好包地；
VBAT 電源路徑是否足夠?qū)挘?/span>
去耦電容是否靠近電源腳；
天線走線是否短、直、無分支；
天線參考地是否完整；
電感、電容、電源腳的路徑是否正確；
模組下方是否保持完整地；
SDIO 時鐘和數(shù)據(jù)線是否按規(guī)范處理。
這些細(xì)節(jié)單獨(dú)看都不復(fù)雜，但如果前期布局時沒有規(guī)劃好，后期調(diào)試就會非常被動。
所以 WiFi/BT 模組設(shè)計的核心不是“能不能放下”，而是要從一開始就給射頻、電源、時鐘和參考地留出干凈、穩(wěn)定、可控的環(huán)境。
無線性能好不好，很多時候從 PCB 布局那一刻就已經(jīng)決定了。
2026-06-10
2026-05-22
2026-04-30
2026-04-28
