各位大神,就聊一下關于PCB封裝設計和器件布局,大家還有什么開心的事和不開心的事,我們一起聊聊
元器件封裝的建立是PCB設計中的一個十分重要的環節,小小的一個失誤都有可能導致整個PCB不能正常工作甚至報廢。因此,具備元器件封裝的相關知識對每一個PCB工程師來說都是至關重要的。封裝不是放個焊盤,畫個絲印框那么簡單。文章中的案例,看似是絲印框的位置不對導致的,其實背后牽扯出了很多問題。有封裝建庫、有結構考慮,還有PCB加工的工藝考慮。所以說封裝建立要綜合考慮,想做好封裝并已不是一件很輕松和容易的事情。
特別感謝網友們跟貼,看來大家都是有故事的人,后面我們再來講更多關于封裝的案例。
最后中秋馬上到了,我們先不說案例,讓煩惱隨風,刮向天空,快樂成風,迎面吹送,高速先生祝大家中秋快樂,天上人間,花好月圓。
歸根還是封裝庫的事,以前文章也介紹過這類問題。自己沒用過的封裝庫還是要小心一點,尤其是直接上大批量時更危險。1:1封裝與實物提前比對一下就放心多啦
有一次畫sot223的封裝,沒注意到中間還有個散熱的接地焊盤,導致大的接地焊盤沒有與pcb的地連接,電源芯片不工作。后來將電源芯片下面的接地焊盤用導線就近與pcb上的地連起來才勉強工作。
做PCB Footprint,從來都是先用 CAD畫好DXF,里面有絲印信息,焊盤信息,實物外形...,再導入ALLEGRO做封裝,雖然麻煩點,但出來的設計是可以把實物層單獨打開來看干涉檢查。嚴謹的態度,產品研發過程就少走灣路。
設計封裝的時候是從其他軟件導入的,到了自己設計那里把它隱藏了,后來做出來多了好多絲印影響焊接
1.如同文章中龍龍遇到的問題,有同事沒有遇到過,就說,絲印都放到板外了,實際板上有沒有,這些無用線條畫封裝上,畫蛇添足?有些廠封裝畫圖有專人維護,為了讓PCB拉線員更好理解器件,話語就會嘮叨些,線條就會復雜些。我們畫圖拖動元件使外框定位到板相應的位置上。比如DC插座、HDMI接頭等,根據封裝絲印提示和元件坐標,精準的放到板邊并鎖上,就不會錯。2.絲印還能方便人員調試。板右邊有個連接器40腳雙排,需要測試幾個腳的波形。手上的表筆愣在半空,第一腳在哪里,右上還是左下?打開電腦對照PCB圖,清楚了。數一數,12345上山尋老虎,終于點到了,期盼已久的波形呈現了,心中竊喜。接下來第二波形,又要數一數12345,第三腳...。不知您有沒有這樣經歷,階段問題評審時不知您是否向畫圖員訴苦。一般多個管腳的元件,需要標識第一腳的位置,每五腳一小標,每十腳一大標,方便尋找目標。
一般都會先打樣一些PCB回來自己焊板,沒啥問題再排生產。
有一個項目用到jtag接口,貼著板邊放置,pcb板子上用的是插針,研發階段沒發現問題,到了生產階段,才發現,機器有時候需要整機調試,而調試的仿真器是特制的,其母頭是比較大,而且平行于pcb出線的,有一個90度的彎折。整機調試會與機殼干涉。唉,所以對外連接器,要考慮線頭的出線方向和出線空間啊
眾所周知,qfp qfn的引腳順序都是逆時針的,但是某次遇到美信的一款多路電流驅動的qfp芯片時,他的引腳順序是順時針的。當時沒注意,就引用了已有的qfp芯片的封裝(逆時針),最后結果就是悲劇。
后來跟fae溝通,說他們的電流驅動類芯片就是順時針,其他芯片逆時針。
結構提供的DXF,布局時絲印外框和結構2D線重合,接插件就不會有問題了
曾經自己選連接器,畫元件庫,封裝庫,布局布線,一直膽戰心驚,結果一個2mm高度連接器探出pcb距離可以,加上結構就太短了,拔不出來
以為2.54排針可以分割,所排母也能分割,18*2的排母找不到貨,用三個6*2的代替了,發現無法并排擺放…用挫磨薄側面半天…想當然了
這個鍋絕對是應該結構工程師來背。不過我做器件封裝時,一般遇到這種需要PCB避空的區域我會畫個所有層的禁布區。這樣做布局和布線的時候就容易發現這個問題。
做標準庫,不根據實際封裝去做一般都會錯。但是光把庫做好沒有3D一樣是不夠完整的,我們的做法是一定要用實際的3D去匹配,(除非3D與實物不一致,這另說)在PCB 3D模型里看的清清楚楚,有問題就很容易發現。不過從以上案例看得出來設計師缺乏經驗的,一般涉及到與機械結構相關部分,是要再三確認一下的結構的問題。
我每次做好封裝都會導出3d文件看下實際裝配。封裝要考慮的東西很多的,并不是按照1:1畫出來就是好的。比如一個插座,你還要考慮的就是對應的插頭有沒有干涉
如何看2021積分排行榜:
在主頁輸入關鍵詞:2021積分
回復36→高速串行之S參數系列
回復35→高速串行之編碼系列
回復34→高速串行之S參數-連接器系列
回復33→高速串行簡史系列
回復32→電源系列(下)
回復31→電源系列(上)
回復30→DDR系列(下)
回復29→DDR系列(上)
回復28→層疊系列(下)
回復27→層疊系列(上)
回復26→拓撲和端接系列(下)
回復25→拓撲和端接系列(上)
回復24→反射詳解系列文章
回復23→阻抗系列(下)
回復22→阻抗系列(中)
回復21→阻抗系列(上)
回復20→繞線與時序
回復19→SERDES與CDR系列
回復18→既等長,為何不等時系列
回復17→cadence等長處理&規則設置
回復16→DDR時序學習筆記系列
回復15→串行系列
回復14→DDR信號完整性仿真介紹系列
回復13→PCB設計技巧分享一二
回復12→高速設計三座大山
回復11→PCB設計十大誤區-繞不完的等長系列
回復10→PCB設計十大誤區三
回復09→DDRX系列
回復08→高速串行系列
回復07→設計先生之回流設計系列
回復06→略談Allegro Pcb Design 小技巧
回復05→PCB設計十大誤區一二
回復04→微帶線系列
回復03→抽絲剝繭系列
回復02→串擾探秘系列
回復01→案例分享系列